(19) 日本国特許庁 (IP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-114469

(43)公開日 平成7年(1995)5月2日

技術表示簡所

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ
G06F	9/34	320 A		
	9/30	350 B		

審査請求 未請求 請求項の数4 OL (全 76 頁)

(21)出願番号	特顧平5-260199	(71) 出願人	000006013 三菱電機株式会社	
(22) 出順日	平成5年(1993)10月18日		東京都千代田区丸の内二丁目2番3号	
	1,040 1 (1000) 10,110 [(72)発明者 佐藤 賞		
		(12,52,542	兵庫県伊丹市瑞原4丁目1番地 三菱電機	
			株式会社エル・エス・アイ研究所内	
		(72) 発明者		
		(12,52,51)	兵庫県伊丹市瑞原4丁目1番地 三菱電機	
			株式会社エル・エス・アイ研究所内	
		(72)発明者		
		(12/369311	兵庫県伊丹市瑤原4丁目1番地 三菱電機	
			株式会社エル・エス・アイ研究所内	
		(74)代理人		
		(4)1047	Meer luim a	


(54) 【発明の名称】 データ処理装置

(57)【要約】

【目的】 パーストモードによるプロック転送機能によ り高速なパスアクセスを行ない、ストリング操作命令及 びピットマップ操作命令を効率よく実行し、データ処理 装置の作能を向上させる。

【構成】 ストリング操作命令及びピットマップ操作命 令を有し、パースト転送機能でデータを入出力するバス インターフェイス部157 と、主/副の二つのALU を内蔵 した整数演算部155 とを備え、データバス102 の幅より 大きい事位でデータバス102 を通じて外部メモリとの間 でデータを送受する処理を反復して実行する。

【効果】 安価で低速なメモリシステムが接続されている場合にも、ストリングデータ、ビットマップデータを 高速処理するデータ処理装置が得られる。



【特許請求の範囲】

【請求項1】 第1のビット幅のデータパスに接続された外部メモリと、

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにお はるアドレスを保持するアドレスレジスタと、前記第1 のピット幅より大きいかまたは等しい第2のピット幅を 処理単位として演算を倍す少なくとも一つの演算器とを 有し、航記実行制御部が出力する制御信号に従って命令 を実行する命令案行部と

前記バスを通じて1回のアドレス出力に対してn(nk 2以上の整数)回のデータ転送を行なうことにより、前 起第2のピット幅より大きい第3のピット編のデータを パースト転送して前記命令の実行に必要なデータを前記 外部メモリとの間で入出力するパスインタフェイス部と を備えたデータ処理装置において、

前記合令デコーダが、前記外部メモリの第1のメモリ領域に連続して格納されている第1の多ピットデータ列と 前記外部メモリの第2のメモリ領域に連続して格納され ている第2の多ピットデータ列との各ピット間で所定の 演算を加次施した結果の各ピットを前記第1または第2 のメモリ領域に格納する多ピットデータ列演算命令をデ コードした場合に

前記実行制御部は、

前記令令プニーダから与えられる信号に基づいて前記ア ドレスレジスタに前記消 1及び第2のメモリ領域からデ タを順数がは誘わ出すためアドレスを設定すること により、前記命令実行部に、前記アドレスレジスタに設 定されたアドレスに従って前記がなインタフェイス部を ウイン前に置い 及び第2のメモリ領域と解析されている 第1及び第2の多ピットデータ列をそれぞれ第3のピッ ト幅分分だけ前記外部メモリからパースト転送で読み出し で前記データレジスタに解析させる第1の提り、

前記命令デコーダから与えられる信号に基づいて前記所 定の演章を指示する信号を与えることにより、前記演算 解に、前記別をのピット幅を処理単位として、前記デー タレジスタに格納された第3のピット幅の第1のデータ 列と第2のデータ列との間で前記列定の演章を施して演 資結果を第3のピット幅の第3のデータ列として前記デ ータレジスタに再復格納させる第2の制御と、

前記令やデコーダから与えられる信号に基づいて前記ア ドレスレジスタに前記第1または第2のメモリ領域にデ ータを順次的に格納するためのアドレスを設定すること により、前記命令実行部に、前記アドレスレジスタに設 定されたアドレスに従って前記セスインタフェイスが がして前記アチャクレジスタ体粉された前記第3のピッ 50 ト幅の第3のデータ列をバースト転送で前記第1または 第2のメモリ領域に格納させる第3の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1、第2及び第3の制御を所定回数反復することによ り、前記第3のデータ列を前記第1または第2のメモリ 候域に連続的に格納する第4の制御とを実行すべくなし することを特徴とするデータ処理装置。

このることで付成こりるテータ処理表面。 【請求項2】 第1のピット幅のデータバスに接続された外部メモリと、

) 命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と.

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにおけるアドレスを保持するアドレスレジスタと、前記記のピット編まり大きいかまたは等しい第2のピット編を処理単位として演算を施す少なくとも一つの演算器とを有し、前記実行制御部が出力する制御信号に従って命令を埋ちずれる金が至郊レ

20 を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn(nは 2以上の整数)回のデータ転送を行なうことにより、前 記第2のピット幅より大きい第3のピット幅のデータを バースト転送して前記合令の実行に必要なデータを前記 外部メモリとの間で入出力するバスインタフェイス部と を備えたデータ処理装置において、

前記命令デコーダが、前記外据メモリの第1のメモリ領 域に連続して格納されている多ピットデータ列に所定の 演算を順次値した結果の各ピットを前記第1のメモリ領 域または前記第1のメモリ領域とは異なる第2のメモリ 領域に格納する多ピットデータ列演算命令をデコードし た場合に

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて前記ア ドレスレジスタに前記第1のメモリ領域からデータを順 次的に読み貼すためのアドレスを設定することにより、 前記命令返行部に、前記アドレスレジスタに設定された アドレスに従って前記パスインタフジイス部を介して前 記第1のメモリ領域に格翰されている多ピットデータ列 を前記第3のピット幅分だけ前記外部メモリからバース ト転送で読み出して前記データレジスタに格納させる第 1の側線と、

前記命令デコーダから与えられる信号に基づいて前記所 定の演算を指示する信号を与えることにより、前記演算 窓に、前記第3のピット庫を処理単位として、前記デー タレジスタに格納された第3のピット庫の第1のデータ 列に前記所述の演算を施して演算結果を第3のピット幅 の第2のデータ列として前記データレジスタに再度格納 させる第2の制御と、

50 前記命令デコーダから与えられる信号に基づいて前記ア

ドレスレジスタに前記第1または第2のメモリ領域にデータを開文的に格納するためのアドレスを設定すること により、前記命や実行部に、前記アドレスレジスタに設 定されたアドレスに従って前記パスインタフェイス部を 介して前記データレジスタに秘納された前記第3のピッ ト幅の第2のデータルテスト転送で前記第1または 第2のメチソ領域に格納される第3の御脚と

前記命令デコーダから与えられる信号に基づいて前記第 1,第2及び第3の制御を所定回数反復することによ り、前記第2のデータ列を前記第1または第2のメモリ 10

り、前記第2のデータ列を前記第1まだは第2のメモリ 領域に連続的に格納する第4の制御とを実行すべくなし てあることを特徴とするデータ処理装置。

【請求項3】 第1のビット幅のデータパスに接続された外部メモリと、

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレジスタと、前記処理対象のデータの前記外部メモリにお 20 けるアドレスを保持するアドレスレジスタと、前記第1 のビット幅より大きいかまたは等しい第2のビット幅を 処理単位として演算を施す少なくとも一つの演算器とを 有し、前記実行制御部が出力する制御信号に従って命令 を実行する命令実行部と、

前記バスを通じて1回のアドレス出力に対してn (nは 2以上の整数) 回のデータ転送を行なうことにより、前 記第2のピット幅より大きい第3のピット幅のデータを パースト転送して前記命令の実行に必要なデータを前記 外部メモリとの間で入出力するバスインタフェイス部と 30 を備えたデータ処理装置において、

前記命令デコーダが、所定のビットパターンを前記外部 メモリの任意のメモリ領域に反復して格納する多ビット データ列海算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて、前記 演算器に、前記第3のピット幅を処理単位として、前記 所定のピットパターンを第3のピット幅のデータ列とし て前記データレジスタに格納させる第1の制御と

前記合介デコーダから与えられる信号に基づいて前記プ 40 ドレスレジスタに前記任意のメモリ領域にデータを順次 的に格納するためのアドレスを設定することにより、前 記合介実行部に、前記アドレスレジスタに設定されたア ドレスに従って前記パスインタフェイス部を介して前記 データレジスタに格納された前記第3のピット幅のデー タ列をバースト転送で前記任意のメモリ領域に格納させ る第2の制御と

前記命やデコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記 データ列を前記任意のメモリ領域に連続的に格納する第50 3の制御とを実行すべくなしてあることを特徴とするデータ処理装置。

【請求項4】 第1のビット幅のデータパスに接続され た外部メモリと、

命令をデコードする命令デコーダと、

前記命令デコーダが命令をデコードした結果を示す信号 が与えられることにより、命令の実行を制御するための 制御信号を発生する実行制御部と、

実行すべき命令の処理対象のデータを保持するデータレ ジスタと、前記処理対象のデータの配別系メモリにお はるアドレスを保持するアドレスレジスタと、前記第1 のピット幅より大きいかまたは等しい第2のピット幅を 処理単位として演算を修す少なくとも一つの演算器とを 有し、前記実行制御部が出力する制御信号に従って命令 を定行する命令家行部と、

前記パスを通じて1回のアドレス出力に対してn(nは 2以上の整数)回のデータ転送を行なうことにより、前 記第2のビット幅より大きい第3のビット幅のデータを パースト記して前記命令の実行に必要なデータを前記 が選く451との間で3世わせるパイン・タフェイフ端

外部メモリとの間で入出力するパスインタフェイス部

内部状態を保持するための複数の内部レジスタとを備え たデータ処理装置において、

前記命令デコーダが、前記複数の内部レジスタが保持するデータを前記外部メモリの任意のメモリ領域に連続して格納する多ピットデータ列演算命令をデコードした場合に、

前記実行制御部は、

前記命令デコーダから与えられる信号に基づいて、前記 演算器に、前記第3のピット幅を処理単位として、前記 複数の内部レジスタが保持するデータを第3のピット幅 のデータ列として前記データレジスタに格納させる第1 の細御と

前記命デコーダから与えられる信号に基づいて前記ア ドレスレジスタに前記任意のメモリ領域にデータを順次 的に格幹するためのアドレンを設定することにより、前 記命令実行部に、前記アドレスレジスタに設定されたア ドレスに従って前記パスインタフェイス都を介して前記 データレジスタに格納された前記第3のピット幅のデー タ列をバースト転送で前記任意のメモリ領域に格納させ

前記命令デコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記 第1のデータ列を前記任意のメモリ領域に連続的に格納 する第3の制御とを実行し、

前記命令デコーダが、前記第3の制御により前記外部メ モリの任意の領域に格納されたデータを前記複数の内部 レジスタに連続して格納する多ピットデータ列演算命令 をデコードした場合に、

50 前記実行制御部は、

る第2の制御と、

前記命令デコーダから与えられる信号に基づいて前記ア ドレスレジスタに前記任意のメモリ領域からデータを順 次的に読み出すためのアドレスを設定することにより、 前記命令宝行部に、前記アドレスレジスタに設定された アドレスに従って前記パスインタフェイス部を介して前 記任意のメモリ領域に格納されている多ビットデータ列 を前記第3のビット幅分だけ前記外部メモリからパース ト転送で読み出して前記データレジスタに格納させる第 4の制御と、

前記命令デコーダから与えられる信号に基づいて、前記 10 演算器に、前記第3のビット幅を処理単位として、前記 データレジスタに格納されたデータ列を前記複数の内部 レジスタに格納させる第5の制御と、

前記命令デコーダから与えられる信号に基づいて前記第 1及び第2の制御を所定回数反復することにより、前記 データ列を前記複数の内部レジスタに連続的に格納する 第6の制御とを実行すべくなしてあることを特徴とする データ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はストリング操作命令ある いはビットマップ操作命令を備え、更にそれらの命令 を、CPU とメモリとの間でパースト転送機能を行なうこ とにより高速に処理するデータ処理装置に関する。

[0002]

【従来の技術】従来のデータ処理装置では8ビット、16 ビット、または32ビットのデータエレメントが複数個連 続したストリングの転送、比較、検索等の処理を行なう 場合、エレメント単位の処理を複数回反復することによ り、処理対象のストリング全体を処理していた。また、 ワード長より長いビット列を操作する場合も、ワード長 以下のビット列操作を複数回反復することによりビット 列全体の操作を行なっていた。エレメント単位のメモリ アクセスを行なう命令あるいはワード長以下のビット列 操作を行なう命令は個々の命令自体はメモリをランダム にアクセスする命令である。このため、そのような命令 でメモリ中のデータを操作するということは、本来は連 続したメモリ領域に格納されている連続したデータを小 さなアクセス単位に分割してアクセスするという無駄な 操作をしていることになる。

【0003】このような問題を解決するため、ストリン グの操作を行なうストリング操作命令あるいはワード長 より長いビット列を操作するビットマップ操作命令を有 し、それらの命令をマイクロプログラムにより実行する ことにより、データバス幅単位でストリングあるいはビ ット列をアクセスして効率よく実行するデータ処理装置 も提案されている。たとえば、ストリング操作命令を効 率よく実行するデータ処理装置としては、特開平4-1093 37号公報に詳しく開示された発明が知られている。ま

理装置としては、特開昭64-88837号公報に詳しく開示さ

れた発明が知られている。 [0004]

【発明が解決しようとする課題】 従来のデータ処理装置 では、ストリング操作あるいはビット列操作を行なう場 合 1回のパスサイクルで1ワードあるいはデータパス 幅に一致するデータしか転送出来ないため、メモリとデ 一タ処理装置とを結ぶパスの個々のデータの転送速度が データ処理装置の性能に決定的な影響を与えていた。特 に、メモリとしてダイナミックRAM チップ(DRAM)を用い た場合、CPUのバスアクセス性能に比してDRAMの動作速 度が遅いため、バスアクセスに1乃至2ウエイト程度の ウエイトサイクルを挿入する必要が生じ、バスアクセス 性能がデータ処理装置全体の性能を制限するという問題 があった。

[0005]

【課題を解決するための手段】本発明のデータ処理装置 は、第1、第2及び第3の発明では、第1のビット幅の データバスに接続された外部メモリと、命令をデコード 20 する命令デコーダと、命令デコーダが命令をデコードし た結果を示す信号が与えられることにより、命令の実行 を制御するための制御信号を発生する実行制御部と、実 行すべき命令の処理対象のデータを保持するデータレジ スタと、処理対象のデータの外部メモリにおけるアドレ スを保持するアドレスレジスタと、第1のビット幅より 大きいかまたは等しい第2のビット幅を処理単位として 演算を施す少なくとも一つの演算器とを有し、実行制御 部が出力する制御信号に従って命令を実行する命令実行 部と、バスを通じて1回のアドレス出力に対してn(n は2以上の整数)回のデータ転送を行なうことにより、 第2のビット幅より大きい第3のビット幅のデータをバ 一スト転送して命令の実行に必要なデータを外部メモリ との間で入出力するパスインタフェイス部とを備えてい

【0006】また、第4の発明では、上述の第1. 第2 及び第3の発明の構成に加えて、内部状態を保持するた めの複数の内部レジスタとを備えている。

[0007]

【作用】本発明のデータ処理装置の第1の発明では、命 40 令デコーダが、外部メモリの第1のメモリ領域に連続し て格納されている第1の多ピットデータ列と外部メモリ の第2のメモリ領域に連続して格納されている第2の多 ビットデータ列との各ビット間で所定の演算を順次施し た結果の各ビットを第1または第2のメモリ領域に格納 する多ビットデータ列演算命令をデコードした場合に、 実行制御部は、命令デコーダから与えられる信号に基づ いてアドレスレジスタに第1及び第2のメモリ領域から データを順次的に読み出すためのアドレスを設定するこ とにより、命令実行部に、アドレスレジスタに設定され た、ビットマップ操作命令を効率よく実行するデータ処 50 たアドレスに従ってパスインタフェイス部を介して第1

及び第2のメモリ領域に格納されている第1及び第2の 多ビットデータ列をそれぞれ第3のビット幅分だけ外部 メモリからパースト転送で読み出してデータレジスタに 格納させる第1の制御と、命令デコーダから与えられる 信号に基づいて所定の油質を指示する信号を与えること により、 演覧器に、 第2のビット幅を処理単位として、 データレジスタに格納された第3のピット幅の第1のデ ータ列と第2のデータ列との間で所定の演算を施して演 算結果を第3のビット幅の第3のデータ列としてデータ レジスタに再度格納させる第2の制御と、命令デコーダ から与えられる信号に基づいてアドレスレジスタに第1 または第2のメモリ領域にデータを順次的に格納するた めのアドレスを設定することにより、命令実行部に、ア ドレスレジスタに設定されたアドレスに従ってパスイン タフェイス部を介してデータレジスタに格納された第3 のビット幅の第3のデータ列をパースト転送で第1また は第2のメモリ領域に格納させる第3の制御と、命令デ コーダから与えられる信号に基づいて第1、第2及び第 3の制御を所定回数反復することにより、第3のデータ 列を第1または第2のメモリ領域に連続的に格納する第 20 実行する。 4の制御とを実行する。

【0008】本発明のデータ処理装置の第2の発明で は、命令デコーダが、外部メモリの第1のメモリ領域に 連続して格納されている多ビットデータ列に所定の演算 を順次施した結果の各ビットを第1のメモリ領域または 第1のメモリ領域とは異なる第2のメモリ領域に格納す る多ビットデータ列演算命令をデコードした場合に、実 行制御部は、命令デコーダから与えられる信号に基づい てアドレスレジスタに第1のメモリ領域からデータを順 次的に読み出すためのアドレスを設定することにより、 命令実行部に、アドレスレジスタに設定されたアドレス に従ってパスインタフェイス部を介して第1のメモリ領 域に格納されている多ピットデータ列を第3のビット幅 分だけ外部メモリからパースト転送で読み出してデータ レジスタに格納させる第1の制御と、命令デコーダから 与えられる信号に基づいて所定の演算を指示する信号を 与えることにより、演算器に、第3のビット幅を処理単 位として、データレジスタに格納された第3のビット幅 の第1のデータ列に所定の演算を施して演算結果を第3 のビット幅の第2のデータ列としてデータレジスタに再 度格納させる第2の制御と、命令デコーダから与えられ る信号に基づいてアドレスレジスタに第1または第2の メモリ領域にデータを順次的に格納するためのアドレス を設定することにより、命令実行部に、アドレスレジス タに設定されたアドレスに従ってパスインタフェイス部 を介してデータレジスタに格納された第3のビット幅の 第2のデータ列をバースト転送で第1または第2のメモ リ領域に格納させる第3の制御と、命令デコーダから与 えられる信号に基づいて第1、第2及び第3の制御を所 定回数反復することにより、第2のデータ列を第1また 50

は第2のメモリ領域に連続的に格納する第4の制御とを 実行する。

【0009】本発明のデータ処理装置の第3の発明で は、命令デコーダが、所定のビットパターンを外部メモ リの任意のメモリ領域に反復して格納する多ビットデー タ列油賃命令をデコードした場合に、実行制御部は、命 令デコーダから与えられる信号に基づいて、演算器に、 第3のビット幅を処理単位として、所定のビットパター ンを第3のビット幅のデータ列としてデータレジスタに 格納させる第1の制御と、命令デコーダから与えられる 信号に基づいてアドレスレジスタに任意のメモリ領域に データを順次的に格納するためのアドレスを設定するこ とにより、命令実行部に、アドレスレジスタに設定され たアドレスに従ってバスインタフェイス部を介してデー タレジスタに格納された第3のビット幅のデータ列をバ ースト転送で任意のメモリ領域に格納させる第2の制御 と、命令デコーダから与えられる信号に基づいて第1及 び第2の制御を所定回数反復することにより、データ列 を任意のメモリ領域に連続的に格納する第3の制御とを

【0010】本発明のデータ処理装置の第4の発明で は、命令デコーダが、複数の内部レジスタが保持するデ ータを外部メモリの任意のメモリ領域に連続して格納す る多ビットデータ列演算命令をデコードした場合に、実 行制御部は、命令デコーダから与えられる信号に基づい て、演算器に、第3のビット幅を処理単位として、複数 の内部レジスタが保持するデータを第3のビット幅のデ ータ列としてデータレジスタに格納させる第1の制御 と、命令デコーダから与えられる信号に基づいてアドレ スレジスタに任意のメモリ領域にデータを順次的に格納 するためのアドレスを設定することにより、命令実行部 に、アドレスレジスタに設定されたアドレスに従ってバ スインタフェイス部を介してデータレジスタに格納され た第3のビット幅のデータ列をバースト転送で任意のメ モリ領域に格納させる第2の制御と、命令デコーダから 与えられる信号に基づいて第1及び第2の制御を 所定 回数反復することにより、第1のデータ列を任意のメモ リ領域に連続的に格納する第3の制御とを実行し、命令 デコーダが、第3の制御により外部メモリの任意の領域 に格納されたデータを複数の内部レジスタに連続して格 納する多ピットデータ列演算命令をデコードした場合 に、実行制御部は、命令デコーダから与えられる信号に 基づいてアドレスレジスタに任意のメモリ領域からデー タを順次的に読み出すためのアドレスを設定することに より、命令実行部に、アドレスレジスタに設定されたア ドレスに従ってパスインタフェイス部を介して任意のメ 干リ領域に格納されている多ピットデータ列を第3のビ ット幅分だけ外部メモリからパースト転送で読み出して データレジスタに格納させる第4の制御と、命令デコー ダから与えられる信号に基づいて、演算器に、第3のビ

ット幅を処理単位として、データレジスタに格納された データ列を複数の内部レジスタに格納させる第5の制御 と、命令デコーダから与えられる信号に基づいて第1及 び第2の制御を所定回数反復することにより、データ列 を複数の内部レジスタに連続的に格納する第6の制御と を宝行する。

[0011]

【実施例】以下、本発明をその実施例を示す図面に基づ いて詳述する。

【0012】(1) 「本発明のデータ処理装置を用いたシ 10 ステ人の構成」

図1のプロック図に本発明のデータ処理装置を使用した システム構成例を示す。なお、図1においては、参照符 号100 が本発明のデータ処理装置を示している。本発明 のデータ処理装置100 は32ビット幅のアドレスパス101 及び32ビット幅のデータパス102 とを介して主記憶装置 103 及び周辺回路105 と接続されていてそれらをアクセ スする。各ユーザが固有に必要とする制御回路、DMAC, タイマ等は周辺回路105 に内蔵されていることを前提と し、本発明のデータ処理装置100にはそれらの回路は内 蔵されていない。

【0013】なお、周辺回路105 は上述のような各ユー ザが固有に必要とする制御回路、DMAC、タイマ等を内蔵 したASICとして構成することが出来る。また、主記憶装 置103 はDRAMあるいはPROMで構成することが出来る。主 記憶装置103 へのアクセスは、1回のバスサイクルにア ドレスを1つ出力して32ビット以下のデータをアクセス する単一転送と、1回のバスサイクルにアドレスを1つ 出力して4つの32ビットデータ(全体で16パイト)をア クセスするバースト転送とのいずれかが可能である。

【0014】図2には主記憶装置103 及びその制御のた めの構成の一例を示すプロック図である。なお、ここで は一例として、主記憶装置103 としてCDRAM(Cache-DRA を使用したメモリシステムの例を示す。

【0015】参照符号111 はメモリコントローラであ り、周辺回路105 に内蔵されている。この例ではCDRAM 110 としては三菱電機株式会社製のM5M44409を8個使用 するとにより、16ワード×256 エントリのダイレクトマ ップ方式キャッシュ付き4Mバイトメモリを実現してい る。なお、M5M44409はそれぞれが 16KパイトのSRAM 110 40 Sと4NパイトのDRAM 110D とを内蔵し、SRAM 110S がブ ロックサイズ=16ワードのキャッシュメモリとして動作 する4Mバイトの同期式DRAMである。CDRAM 110 ではSRAM 110S がDRAW 110D へのライトアクセスに対してストア パッファとして動作するため、SRAM 110S がヒットした 場合はライトアクセスもリードアクセスと同一タイミン

【0016】CDRAM 110 がヒットした場合、本発明のデ ータ処理装置100 はゼロウエイトで単一転送またはパー

グで高速に行なうことができる。

ミスした場合でも第2~4転送をゼロウエイトのバース トモードによるブロック転送で実行することが可能であ る。バーストモードによるブロック転送を行なう場合、 メチリコントローラ111 は#IT信号をアサートして、ア ドレスのビット28、29を昇順にラップアラウントしてCD RAM 110 をアクセスする。

【0017】図3の模式図にCDRAW 110 を用いたメモリ システムのアドレス割り付け方法を示す。アドレスのビ ット0~9(A0:9)は4Mパイトのメモリ空間を選択するた めのチップセレクトアドレスである。キャッシュアクセ スに際しては、ビット10~17(A10:17)はキャッシュのタ グアドレスとして使用される。ビット18~25(A18:25)は エントリアドレスの指定に使用される。ビット26~29(A 26:29)はプロック内のワードアドレスの指定に使用され る。また、DRAMアクセスに際しては、ビット10~19(A1 0:19)はロウアドレス、ビット20~25(A20:25)はカラム アドレスとして使用される。

【0018】以下、本発明のデータ処理装置100の命令 体系、処理機構及びパスオペレーション機構について最 20 初に説明し、次にストリング操作命令、ビットマップ操 作命令の詳細動作について説明する。

【0019】(2) 「本発明のデータ処理装置の命令」 (2.1) 「命令フォーマット」

本発明のデータ処理装置100 の命令は16ビット単位で可 変長となっており、奇数バイト長の命令はない。本発明 のデータ処理装置100 では高頻度に使用される命令を短 いフォーマットとするため、特に工夫された命令フォー マット体系を有する。たとえば、2オペランド命令に対 しては基本的に「4パイト+拡張部」の構成を有し、全 てのアドレッシングモードが利用可能な一般形フォーマ ットと、頻度の高い命令とアドレッシングモードとのみ を使用可能な短縮形フォーマットとの2つのフォーマッ トを有する。図4、図5、図6及び図7は本発明のデー タ処理装置100 の命令フォーマットを示す模式図であ る。各図中に現われる記号の意味は以下の通りである。

【0020】 -: オペレーションコードの入る部分 Ea: 8ビットの一般形のアドレッシングモードでオペラ ンドを指定する部分

Sh: 6 ビットの短縮形のアドレッシングモードでオペラ ンドを指定する部分

Rn: レジスタファイル 上のオペランドをレジスタ番号で 指定する部分

【0021】フォーマットは、図4に示すように右側が LSB側で、かつ高いアドレスになっている。アドレスN とアドレスN+1との2バイトを見た後でないと命令フ ォーマットが判別できないようになっているが、これは 命令が必ず16ビット(ハーフワード)単位でフェッチ。 デコードされることを前提としたためである。

【0022】本発明のデータ処理装置100の命令では、 ストモードによるプロック転送ができる。CDRAN 110 が 50 いずれのフォーマットの場合も、各オペランドのEaまた はShの拡張部は必ずそのFaまたはShの基本部を含む16ビ ット(ハーフワード)の直後に置かれる。これは、命令 により暗黙に指定される即値データ及び命令の拡張部に 優先する。従って、4パイト以上の命令では、Eaの拡張 部によって命令のオペレーションコードが分断される場 合がある。なお、本発明のデータ処理装置100 の命令フ オーマットに関しては特開昭64-91228号公報、U.S.P. N o. 5,029,069等に詳細に開示されている。

【0023】(2.2) 「アドレッシングモード」 本発明のデータ処理装置100 の命令のアドレッシングモ 10 ード指定方法には、レジスタを含めて6ビットで指定す る短縮形と、8ビットで指定する一般形とがある。未定 義のアドレッシングモードを指定した場合。あるいは意 味的に考えて明らかに不合理なアドレッシングモードの 組み合わせが指定された場合には、未定義命令を実行し た場合と同様に予約命令例外が発生されて例外処理が起 動される。これに該当するのは、デスティネーションが 即値モードである場合、アドレス計算を伴うべきアドレ ッシングモード指定フィールドで即値モードが使用され た場合などである。

【0024】本発明のデータ処理装置100の命令は種々 のアドレッシングモードをサポートする。本発明のデー タ処理装置100 でサポートするアドレッシングモードに は、レジスタ直接モード、レジスタ間接モード、レジス タ相対間接モード、即値モード、絶対モード、PC 相対間 接モード、スタックポップモード、スタックプッシュモ ード及び多段間接モードがある。レジスタ直接モード は、レジスタの内容をそのままオペランドとするアドレ ッシングモードである。レジスタ間接モードは、汎用レ ジスタの内容をアドレスとするメモリの内容をオペラン 30 ドとするアドレッシングモードである。レジスタ相対間 接モードは、ディスプレースメント値が16ビットである か32ビットであるかにより2種類に分かれる。いずれ も、汎用レジスタの内容に16ビットまたは32ビットのデ ィスプレースメント値を加えた値をアドレスとするメモ リの内容をオペランドとするアドレッシングモードであ る。ディスプレースメント値は符号付きとして扱われ

【0025】即値モードは、命令コード中で指定される ビットパターンをそのまま2准数と見なしてオペランド 40 る。ストリングのサイズは命令オプションの一部として とするアドレッシングモードである。即値のサイズはオ ペランドサイズとして命令中で指定される。絶対モード は、アドレス値が16ビットで示されるか32ビットで示さ れるかにより2種類に分かれる。いずれも、命令コード 中で指定される16ビットまたは32ビットのビットパター ンをアドレスとしたメモリの内容をオペランドとするア ドレッシングモードである。16ビットでアドレスが示さ れる場合は指定されたアドレス値を32ビットに符号拡張 される。PC相対間接モードは、ディスプレースメント値 が16ビットであるか32ビットかにより2種類に分かれ

る。いずれも、プログラムカウンタの内容に16ビットま たは32ビットのディスプレースメント値を加えた値をア ドレスとするメモリの内容をオペランドとするアドレッ シングチードである。ディスプレースメント値は符号付 きとして扱われる。PC相対間接モードにおいて参照され るプログラムカウンタの値は、そのオペランドを含む命 令の先頭アドレスである。

【0026】 スタックポップモードは、 スタックポイン タ(SP)の内容をアドレスとするメモリの内容をオペラン ドとするアドレッシングモードである。オペランドアク セス後にSPをオペランドサイズだけインクリメントす る。たとえば、32ビットデータが扱われる場合には、オ ペランドアクセス後にSPが+4だけ更新される。8.1 6,64ビットのサイズのオペランドに対するスタックボ ップモードの指定も可能であり、それぞれSPが+1,+ 2、+8だけ更新される。スタックプッシュモードは、 SPの内容をオペランドサイズだけデクリメントした内容 をアドレスとするメモリの内容をオペランドとするアド レッシングモードである。スタックプッシュモードでは 20 オペランドアクセス前にSPがデクリメントされる。たと えば、32ビットデータが扱われる場合には、オペランド アクセス前にSPが-4だけ更新される。8.16.64ビッ トのサイズのオペランドに対するスタックプッシュモー ドの指定も可能であり、それぞれSPが-1, -2, -8

だけ更新される。 【0027】多段間接モードは、汎用レジスタあるいは PCの値をベースアドレスとし、その値にインデックスレ ジスタ値あるいはディスプレースメント値を加算した値 をアドレスとしたり、あるいはそのアドレスを基にメモ リ間接アドレッシングをするアドレッシングモードであ る。なお、本発明のデータ処理装置100 の命令のアドレ ッシングモードに関して本発明の命令フォーマットと同 様に特開昭64-91253号公報に詳しく記載されている。

【0028】(2.3) 「ストリング操作命令」

ストリングとは、8ビット、16ビット、または32ビット のデータエレメントを任意の長さだけ連続して並べたデ ータタイプである。個々のデータの内容には制限はな く、実際の文字コードになる場合、整数になる場合、浮 動小数点数になる場合などがあり、ユーザ側で解釈す

指定され、本発明のデータ処理装置100 のストリング操 作命令で指定可能なエレメントのサイズ(sx)とそのビッ トパターンとは以下のようになる。

【0029】sx=00 1バイト

sx=01 2パイト

sx=11 4パイト sx=11 指定できない

【0030】ストリングの範囲を示す方法には、ストリ ングの長さ (データ数) を指定する方法と、ストリング 50 の終了を示す文字(ターミネータ)を指定する方法との

11に示す。

2 涌りがあり、使用目的に応じて適当に選択すればよ い。本発明のデータ処理装置100のストリング操作命令 ではストリングの個数がパラメータとなっているが、更 に、割り出し条件という形でターミネータあるいは命令 の終了条件を与えることも可能であり、両方の指定方法 を利用することができる。割り出し条件の指定は、命令 オプションの一部として行なわれる。

【0031】本発明のデータ処理装置100では、ストリ ング操作命令SMOV, SCMP, SSCHの割り出し条件として大 小比較あるいは二値比較を含む豊富な条件が指定可能で 10 る。命令のビットパターンと各種オプション機能とを図 あり、大きな特徴となっている。特に、ストリングサー チ用のSSCH命令は、検索条件が割り出し条件として指定 されるため、割り出し条件にのお意味がある命令となっ ている。本発明のデータ処理装置100 のストリング操作 命令で指定可能な条件(eeee)とそのビットパターンとは 図100 に一覧表として示すようになる。

【0032】また、ストリングサーチ命令(SSCH命令) では、連続領域に置かれたデータの集合のみならず、一 定間隔で飛び飛びのアドレスに置かれたデータの集合も ストリングとしてサポートしている。即ち、この命令に 20 限ってはポインタの増減量を自由に設定可能であり、テ ブル検索あるいは多次元配列のスキャン等にこの命令 を利用することができる。ところで、ストリング操作命 令の用途としては、文字どおり8/16ビットの文字列を処 理する場合の他に、たとえば特定のビットパターンのサ ーチ、メモリのブロック転送、構造体の代入、メモリ領 域のクリア等への応用が可能である。

【0033】ストリング操作命令は後述する任意長ビッ トフィールド命令と同様に不定長のデータを扱うため、 実行中の割り込み受け付け及び実行の再開の機能が不可 30 欠である。一方、ストリング操作命令自体がコンパイラ が生成するコードとなる可能性はほとんどなく、アセン ブラで記述されたサブルーチンとして提供される場合が 多い。このため、対称性あるいはアドレッシングモード についての制限はあまり問題にならない。従って、本発 明のデータ処理装置100 におけるストリング操作命令で は、オペランドあるいは実行途中の状態保持のために、 内蔵する固定番号のレジスタ (RO~R4) を使うようにな っている。主なレジスタの使い方は次のようになる。

【0034】R0:ソース側ストリング(src)の先頭アド 40 レス

- R1: デスティネーション側ストリング(dest)の先頭アド レス
- R2: ストリングの長さ、エレメント数
- R3:割出し条件の比較値

【0035】 これらの内のストリングの長さを表わすR2 はエレメント数であって、パイト数ではない。R2は符号 なしの数として扱われ、R2=0の場合はエレメント数に よる命令終了は行なわないという意味に解釈される。つ = 0として命令を実行すればよいことになる。SMOV命令 はストリングの転送を行なう命令である。命令のビット パターンと各種オプション機能とを図8に示す。

【0036】SCMP命令は2つのストリングの比較を行な う命令である。命令のビットパターンと各種オプション 機能とを図りに示す。SSCH命令はストリングのサーチを 行なう命令である。命令のビットパターンと各種オプシ ョン機能とを図10に示す。SSTR命令はR3レジスタで指定 したエレメントを複数個メモリにストアする命令であ

【0037】(2.4) 「ビットマップ操作命令」 本発明のデータ処理装置100 はビットマップディスプレ イの操作を行なう場合等に有効な命令として、ワード長 を超える任意長のビット列を操作するビットマップ操作 命令を備える。ビットマップ操作命令には、ビット列の 一般的な演算と転送とを行なう BVMAP命令、ビット列の 転送を行なう BVCPY命令、繰り返しパターンの演算と転 送とを行なう BVPAT命令, ビット列中の"0"または" 1"のビットをサーチする BVSCH命令がある。これらの 内、 BVMAP、 BVPAT、 BVCPY命令は特にビットマップディ スプレイ上のウインドウ操作(bitblt)を主な目的とした 命令である。

【0038】ビットマップ操作命令はオペランドが多 く、且つ実行時間も長い。従って、命令実行中での割り 込みの受け付けのメカニズム及び割り込み処理後の再宝 行のメカニズムが必要になる。本発明のデータ処理装置 100 では、オペランドの指定と演算の進行状況の表現と のために固定番号のレジスタを使用している。そのた め、ビットマップ操作命令実行中に割り込みが入って も、割り込み処理ハンドラ中でそのレジスタの退避と復 帰とが正しく行なわれていれば、割り込み処理後にその ピットマップ操作命令を涂中から再開することが可能で ある。従って、実行中断後に状態の退避あるいはコンテ キストスイッチを行なったり、コンテキストスイッチ後 に別のコンテキストで同じビットマップ操作を実行し、 再び前のコンテキストに戻って前のビットマップ操作命 令を再開したとしても、問題なく動作する。

【0039】 RVSCH命令は任意長ビット列中から"0" または"1"のビットをサーチする命令である。命令の ビットパターンと各種オプション機能及びレジスタトの パラメータとを図12に示す。BVMAP命令は任意長ビット 列の演算を行なう命令である。命令のビットパターンと 各種オプション機能及びレジスタ上のパラメータとを図 13に示す。BVCPY命令は任意長ビット列のコピーを行な う命令である。命令のビットパターンと各種オプション 機能及びレジスタトのパラメータとを図14に示す。RVPA T命令は任意長ビット列とパターンとの演算を行なう命 令である。命令のビットパターンと各種オプション機能 まり、エレメント数による終了を避けたい場合には、R2 50 及びレジスタ上のパラメータとを図15に示す。

【0040】(3) 「本発明のデータ処理装置の機能プロック」

(3.1) 「機能プロックの構成」

図16に本毎目のデータ処理接置100のプロック図を示 す。本辞明のデータ処理接置100の内部を機能的に大き く分けると、命令フェッチ部(IFD)150、命令デコード部 (ID)151、800電(RI)152、アドレス生成部(AID)153、PC生 総の(IPCI)154、整数演算部(ID)155、オペランドアクセス 部(OID)156、パスインターフェイス部(ISID)157に分かれ る。パスインターフェイス部(ISID)157に分かれ る。パスインターフェイス部(ISID)157に分かれ る。パスインターフェイス部(ISID)157に分かれ る。がはインターフェイス部(ISID)157に分かれ る。がはインターフェイス部(ISID)157に分かれ る。がはインターフェイス部(ISID)157に分かれ を記する。

【0041】命令フェッチ部150は命令を内臓命令キャッシュ200(図18参照)あるいは外部のメモリ(主記憶装置103)からフェッチする。命令デコード部151は命令フェッチ第150から117く169で転送された命令をデコードする。R側部152はマイクロブログラムに従って整数演算部155を制御する。PC生成部154は命令のPC値を計算する。アドレス生成部153は村本プランドのアドレスを計算する。オウンドアウセス部1563は内数データキャ20シェク200あるいは外部のメモリからオペランドをフェッチしたり、外部のメモリハオペランドをストアする処理を行なう。

【0043】(3.2) 「パスインターフェイス部」

1004 31 (3.2) 「ハスインターフェイス部」、
バスインターフェイス部156 ある
いはオペランドアクセス部156 の要求に従ってバスサイ
クルを発行し、外部のメモリ、即ち主記憶装置103 をア
クレスする。本発明のデータ処理装置100 におけるメモ
切アクセスはクロック同期のプロトコルで行なわれる。
1回のバスサイクルには食力、クロックサイクルが必要
である。リードサイクルには 1回のバス転送でもバイト
境界内の命令コードあるいはデータをフェッチする単一
転送と、4回のバス転送ではベイト 境界内の命令コード
あるいはデータを一度にフェッチするブロック転送とが
ある。更に、ブロック転送とはアドレスを 1回出力し
て、命令コードあるいはデータを4回連続フェッチする
バーストモードとアドレスと 24 回回加力して、命令コード

プモードがある。

【0044】 ライトサイクルについてもリードサイクルと同様に1回のバス転送で4パイト境界内のデータをストアする単一転送と、4回のバス転送で16パイト境界内のデータを一度にストアするプロック転送とがある。ライトサイクルのプロック転送にもアドレスを1回出カレア・レスを4回出力してデータを4回連続ストアするパーストモードと、アドレスを4回出力してデータを4回連続ストアするクワッドムーブモードとがある。各パスサイクルの制御、各種信号の入出力はパスインターフェイスでハードワイヤード制御により行なわれる。

16

【0045】バスインターフェイス部157のプロック図 を図17に示す。なお、図17には命令フェッチ部150及び ポペランドアクセス部156も指します。 ッド180(A-pad)とは比が3、150とで結合される。RDADR 1816(A-pad)とは比が3、150とで結合される。RDADR 1816(A-pad)とは比が3、150とで結合される。RDADR 1816(A-pad)とは比が3、150とで結合される。RDADR 1816(A-pad)とは比が3、150とで結合される。RDADR 1816(A-pad)とは比が3、150とでは一つでは一つでは 1816(A-pad)とは 1816(A-pad)とは 1816(A-pad)と 1816(A-pad) 18

【0046】SBADDR 183はストアパッファ292のアドレス保持部 (レジスタ)であり、2つのアドレスを保持する。BA 184はデータまたは春のプロック板送時にアドレスをインクリメントする回路である。パスエラーが発生した場合はそのアドレスと入出力情報とがパスインターフェイス15 のパスエラーが精製しジスタ医RINF 185に保持され、SUパス10へ出力される。オペランドアクセス部156 及び命令フェッチ部150 はデータパッド181(Dーoad)とはBDパス185 で結合されている。

【0047】 データリードに際しては、オペランドアクセス部156から0MパスI72、RbMDR182、Bb/パスI62を通じて外部のアドレスパス101へ出力されたアドレスに従って、パスインターフェイス部157がデータパスI02からデータをフェッチし、BD/パスI63を通じてオペランドアクセス部156へ転送する。プロック転送のクワッたデクウス部156からは1つのアドレスが出力され、残り3つのアドレスはBb/ジスタが下位ピットをラップアラウンド17円を1まる。

【0048】データライトに際しては、オペランドアク セス第156からMイス172、SBA的原183、BMス162を 通じてアドレスパス101 ペアドレスが出力され、即パス 163を通じてデータバス102 ペデータが出力される。フ ロック転送のカケリア・ドーズードでデータをライトす る際は、オペランドアクセス部156からは1つのアドレ スが出力され、残り3つのアドレスは私レジスタが下位 ピットをラップアラウンドして出力する。

ある。更に、ブロック転送にはアドレスを1回出力し て、命令コードあるいはデータを4回連続フェッチする パーストモードとアドレスとを4回連航フェッチするのファドレスパス101 へ出力されたアドレスに従って、 ドあるいはデータを4回連続フェッチするクワッドム 50 パスインターフェイス部157 がデータバス102 から命令 コードをフェッチし、BDバス163 を通じて命令フェッチ 部150 へ転送する。プロック転送のクワッドムープモー ドで命令コードをフェッチする際は、命令フェッチ部15 0 からは1つのアドレスが出力され、残り3つのアドレ スはBAレジスタが下位ビットをラップアラウンドし出力 する。

【0050】バスインターフェイス部157 はメモリアク セスの他、外部割り込みの受け付け、バスアービトレイ ションの制御も行なう。本発明のデータ処理装置100以 外の外部デバイスがパスマスタになっており本発明のデ ータ処理装置100 がバススヌーブ動作中である場合は、 外部デバイスがデータライトまたは無効化サイクルを実 行した場合にアドレスバス101 上に出力されたアドレス をパスインターフェイス部157 が取り込んでBAパス162 を通じて命令フェッチ部150 とオペランドアクセス部15 6 とへ転送する。バススヌープ動作でのアドレスの取り 込み動作は、バス権開放中(後述する #HACK信号609 が アサート中) に #DS信号604 がアサートされた場合にク ロック非同期に行なわれる。

【0051】(3.3) 「命令フェッチ部」

命令フェッチ部150 のブロック図を図18に示す。なお、 図18には命令デコード部151 及びパスインターフェイス 部157 も共に示されている。命令フェッチ部150 には4 KBの内蔵命令キャッシュ200,共に16バイトの命令キュー (A. R)201 が2つとそれらの制御窓とが備えられてい る。命令フェッチ部150 は、次にフェッチすべき命令の アドレスに従って内蔵命令キャッシュ200 から命令コー ドをフェッチして命令キュー201を介して命令デコード 部151 へ転送する。パスインターフェイス部157 と命令 キャッシュ200 との間は32ビットのアドレスパス101(IA 30 パス167)と32ビットのデータバス102(BDパス163)とで結 合されている。命令キャッシュ200 と命令キュー201 と の間は64ビットの ICOUTパス168 で結合されている。

【0052】バスインターフェイス部157 から出力され た命令はBDパス163 を通じて命令キャッシュ200 へ転送 される。命令キュー201 から出力された命令コードは11 バス169 を通じて命令デコード部151 へ転送される。命 令のアドレスはTAバス171 からTAレジスタ203 を経由し てアドレスデコード機構204 と命令キャッシュ200 とに 入力される。

【0053】命令キャッシュ200 は16byte×256entry構 成のダイレクトマップ制御で動作する。命令キャッシュ 200 はIAレジスタ203 から転送されたアドレスの下位12 ビットに従ってキャッシュアドレスタグと命令コードと を出力する。キャッシュアドレスタグはアドレスの上位 20ビットと比較され、一致すれば命令キャッシュ200は ヒットとなり、 ICOUTバス168 を経由して命令コードが 命令キュー201 へ転送される。この際、命令キュー201 が空である場合には、命令コードは命令キュー201 をバ イパスして同一タイミングで11パス169 を通じて命令デ 50 め、命令デコード段階で1つの命令を1つまたは複数の

コード部151へ転送される。命令キャッシュ200 がミス した場合はアドレスデコード機構204からIAパス167 を 通じてバスインターフェイス部157 へ命令アドレスが出 力され、外部のメモリ、即ち主記憶装置103 がブロック 転送でアクセスされて命令コードがフェッチされ、命令 キャッシュ200 のエントリが更新される。

【0054】アドレスデコード機構204 にはレジスタ10 ADDR, IOMASK, NCADDRがあり、命令アドレスが I/O領域 に入るか否か、非キャッシュ領域に入るか否かのチェッ クを行なう。また、アドレスデコード機構204 ではOAバ ス172 から転送されてきたオペランドアドレスに関して もそのアドレスが 1/0領域に入るか否か、非キャッシュ 領域に入るか否かのチェックを行なう。

【0055】2つの命令キュー201の内の1つは条件分

岐命令に連続する命令コードをプリフェッチしてキュー イングし、もう1つは条件分岐命令の分岐先の命令コー ドをプリフェッチしてキューイングする。2つの命令キ ュー201 が共に命令をフェッチした状態で更に条件分岐 命令をデコードした場合の分岐先アドレスは分岐先アド 20 レスレジスタ(BAB)202に保持され、先行する条件分岐命 令が実行されどちらかの命令キュー201 がクリアされた 後にこのアドレスから新たに命令がフェッチされる。ジ ャンプ先以外の命令アドレスは各命令キュー201 の専用 カウンタで計算される。ジャンプが発生した場合は、新 たな命令アドレスが、アドレス生成部153,PC生成部154 あるいは整数油筒部155 からIAバス171 により各命令キ ュー201のカウンタにロードされる。

【0056】また、本発明のデータ処理装置100 がパス スヌープ動作中である場合はパスインターフェイス部15 7 が外部のアドレスパス101 上のアドレスをモニタし、 その結果がBAバス162 を通じて命令キャッシュ200 へ転 送される。パスインターフェイス部157 は本発明のデー タ処理装置100 自身がライト動作を行なったメモリのア ドレスも命令キャッシュ200 へ転送する。

【0057】(3.4) 「命令デコード部」

本発明のデータ処理装置100 における命令は図19の模式 図に示すように2バイト単位の可変長命令であり、基本 的には「2パイトの命令基本部+0~4パイトのアドレ ッシング修飾部」を1~3回反復することにより命令が 40 構成されている。命令基本部にはオペレーションコード

部とアドレッシングモード指定部とがあり、インデック スアドレッシングあるいはメモリ間接アドレッシングが 必要な場合にはアドレッシング修飾部の代わりに「2バ イトの多段間接モード指定部+0~4バイトのアドレッ シング修飾部」が必要な数だけ拡張される。また、命令 によっては2または4パイトの命令固有の拡張部が最後 に付く場合もある。

【0058】本発明のデータ処理装置100では図19に示 した可変長フォーマットの命令を効率よく処理するた

処理単位 (ステップコード) に分解する。基本的には 「2パイトの命令基本部+0~4パイトのアドレッシン グ修飾部 | または「多段間接モード指定部+アドレッシ ング修飾部)のデコード結果から1つのステップコード が生成され、命令デコーダは1クロックに1つのステッ プコードを出力する。しかし、第1オペランドにアドレ ッシング修飾部がない場合、または先頭の命令基本部に オペランド指定子がない命令では1クロックに2つの命 令基本部(32ピット長)がデコードされる。また、本発 明のデータ処理装置100 では一部のレジスタ間演算命令 10 を先行する命令と並列にデコードし、2命令を同時にデ

コードすることも可能である。

【0.059】本発明のデータ処理装置100の命令デコー ド部151 のブロック図を図20に示す。なお、図20には R OM部152,アドレス生成部153 及びPC生成部154 も共に示 されている。命令デコード部151 は、命令デコードステ ージ401(Dステージ) とこのDステージ401 に引き続く オペランドアドレス生成ステージ402(Aステージ)との 2つのパイプラインステージで動作する(なお、パイプ ラインステージに関しては詳しくは図27を参照して後述 20 する)。命令デコード部151 の構成要素の内でDステー ジ401 で動作するのは、分岐予測部210、メインデコーダ 211、第1サブデコーダ212、第2サブデコーダ213、アドレ ッシングモードデコーダ214 及び拡張データ処理部215 である。また、命令デコード部151 の構成要素の内でA ステージ402 で動作する要素は、A ステージデコーダ21 6 及びサブコード転送部217 である。

【0060】メインデコーダ211 は最大4パイトの命令 基本部と1ビットの分岐予測ビットとをデコードする。 メインデコーダ211 の出力 (Dコード222)はAステージ 30 デコーダ216 へ転送される。分岐予測部210 は1ビット ×1 Kエントリの条件分岐命令の分岐履歴を保持してお り、条件分岐命令の直前にデコードした命令のPC値の下 位アドレスに従って分岐予測ビットを出力する。

【0061】第1サブデコーダ212と第2サブデコーダ 213 とはメインデコーダ211 でデコードされる命令に引 き続く16ビットのレジスタ間演算命令をデコードする。 第1サブデコーダ212 はメインデコーダ211 でデコード される命令の命令長を16ピットと仮定して11パス169 の 3パイト目と4パイト目とをデコードする。第2サブデ 40 コーダ213 はメインデコーダ211 でデコードされる命令 の命令長を32ピットと仮定してIIパス169 の5パイト目 と6パイト目とをデコードする。メインデコーダ211 で デコードされた命令とサブデコーダでデコードされた命 令とが後述する並列デコード条件を満足する場合、2つ のサブデコーダ212、213の出力の内のいずれか一方がマ ルチプレクサ(MUX)218により選択されてサブデコード転 送部217へ転送される。なお、マルチプレクサ218 によ る選択はメインデコーダ211 により制御される。

ットのオペランド指定子あるいは16ビットの多段間接モ ードフィールドで指定される命令のアドレッシングモー ド部をデコードしてアドレス生成部153 を制御するAコ

ード220 を出力する。拡張データ処理部215 はディスプ レースメント、即値等のアドレッシング修飾部を命令コ ードから取り出し、DISPバス165 を通じてアドレス生成 部153 及びPC牛成部154 へ転送する。A ステージデコー ダ216 はメインデコーダ211 から出力される命令の中間 デコード結果である D コード222 を更に詳細にデコード し、マイクロプログラムのエントリ番地及びパラメータ を ROM部152 へ出力する。 A ステージデコーダ216 では LDM, STM等のような複数のオペランドをレジスタとメモ リとの間で転送する命令を1度に8パイト以下のデータ を転送する複数のメモリーレジスタ間転送命令(ステッ プコード) に分解する。この際、Aステージデコーダ21 6 はアドレス生成部153 にAAコード221 を出力し、分解 したオペランドのアドレス計算を制御する。

【0063】サブコード転送部217 はいずれかのサブデ コーダ212 または213 から出力されたデコード結果をA ステージデコーダ216 でデコードされる命令と同期させ て ROM部152 へ転送する。また、A ステージデコーダ21 6 とサブコード転送部217 とからはオペランドを書き込 むレジスタの番号がアドレス生成部153 のスコアボード レジスタ480(図54参照) へ転送され、パイプラインイン ターロック機構により書き込みが終了していないレジス タ値を後続命令がオペランドアドレス計算に使用して R AWデータハザード(Read-after-write data hazard)を起 こさないように制御する。

【0064】(3.5) 「PC生成部」

PC生成部154 のブロック図を図21に示す。なお、図21に は命令デコード部151も共に示されている。PC生成部154 は、命令デコードステージ401 での先行ジャンプ先ア ドレスを計算するジャンプ先アドレス生成部240. デコー ドした命令のPC値を計算するPC計算部241、パイプライン 中で処理される命令の流れに同期してPC値を転送するPC 転送部242 及びサブルーチンからのプリリターン先アド レスを管理するPCスタック243 を備えている。 【0.06.5】 ジャンプ先アドレス生成部240 は命令デコ

ードステージ401 でPC相対ジャンプまたは絶対アドレス ジャンプが行なわれた場合にジャンプ先命令のアドレス を計算する。ジャンプ先アドレス生成部240 には11パス 169 と DPCパス166 とに結合した 2 つの加算器(JTADD1. ITADD2)243, 244が備えられており、IJバス169 の分岐 変位フィールドとなり得る3種類のフィールド(24:31, 16:31, 16:47) とビット8:15の内の一つと DPCバス166 から転送されたデコード開始命令アドレスとを命令のデ コードと並行して加算する。

【0066】また、符号拡張器(ABS)247はIIパス169 か ら転送された絶対アドレスとなり得る3つのフィールド 【0062】アドレッシングモードデコーダ214 は8ビ 50 (24:31, 16:31, 16:47) の符号拡張を行なう。デコード

した命令がPC相対ジャンプを行なう命令(BRA, BSR, Bc c, JBP e(disp:32, PC), JSPe(disp:32, PC) または絶対アトレスシップを行なう命(JBP eabs, JSR eabs)である場合、2つの加算器243、244での加算結果と1つの符号強張器247での符号強張結果といっずれかららにいジャンプ先アドレス1つが選択されてJMベスIT1へ出力される。また、命令のデコードと同時に求められたジャンプ先アドレス以外に分岐する一部のジャンプ命へ(ACB, SCB の一部)に対しては、デコーダのハードウェアの滞合により命令をデコードした後にJTADB2 244で新たにDISPパス165 から転送される分岐変位とPC値とを加算してジャンプ先アドレスと求め、JMベスIT1へ出力する。

【0067】PCスタック243 はサブルーチンジャンプ命 令(BSR, JSR)からのリターン先アドレスのコピーを16エ ントリのスタックに保持しており、サブルーチンリター ン命令(RTS、EXITD)がデコードされた場合にリターン先 アドレスをJAバス171 へ出力する。また、サブルーチン ジャンプ命令が実行された場合、PCスタック243 にはリ ターン先アドレスがS1パス10から転送されてブッシュさ れる。タスクスイッチによりスタックが切り替えられた り、16レベル以上のサブルーチンのネスティング等が発 生した場合には、PCスタック243 からJAパス171 へ出力 されるリターン先アドレスは正しいリターン先アドレス ではなくなる。このため、サブルーチンリターン命令が パイプラインの実行ステージ404 に到達した時点で、プ リリターンアドレスがPCスタック243 から再びS1バス10 へ読み出され、メモリから読み出された正しいリターン 先アドレスと比較される。

ドレスプレイクまたはトレース動作の起動のために転送 されるFC値と命令プレイクポイントアドレス(TRAO, IBA 1)の値と、トリガ開始命令アドレス(TGIA)の値との比較 動作も行たう。

アドレス生成部153 は、命令デコード部151 のアドレッ

【0070】(3.6) 「アドレス生成部」

シングモードデコーダ214 または A ステージデコーダ21 6 から出力されたオペランドのアドレス生成に関係する 制御情報によりハードワイヤード制御され、オペランド のアドレスを生成する。また、命令デコード部151 で先 行ジャンプを行なわないレジスタ間接アドレッシングの ジャンプ命令による先行ジャンプ処理、条件分岐命令の 分岐予測と反対側の命令アドレスの計算あるいはサブル ーチンジャンプ命令の戻り先アドレスの計算も行なう。 【0071】図22にアドレス生成部153のブロック図を 示す。アドレス生成部153 は大きくはSP先行更新部260 とアドレス計算部261 で構成されている。SP先行更新部 260 は、スタックポップアドレッシング (@SP+) あるい はスタックプッシュアドレッシング(e-SP)が連続しても 20 パイプラインインターロックなしに命令を処理するため のオペランドアドレス生成専用のSP(ASP)262と、オペラ ンドのアドレス生成段階で更新したSPの値を命令の流れ に同期してパイプライン中で転送するレジスタ群(SP転 送部)270とで構成される。また、アドレス計算部261 は、" @SP+" 及び" @-SP" 以外のアドレッシングモード に従って3入力加算器267 でオペランドのアドレス計算 を行なう。

【0072】ASP 262 はwSP+、w-SPによりオペランドサイズが加減算された場合の他。EMETR命令または EXITが 命令で Is12e値または adjst値でSPが補正される場合にも新しい値に更新される。なお、図16では投資事業化するため、図22中でAGIPと記述された部分はアドレス生成部153 に、11内と記述された部分は整数演算部155にそれぞれ解測して総線関係を指導している。

それぞれ配置して接続関係を記載している。
【0073】アドレッシングモードで指定されたディスプレースメント値は命令デコード部151 からDISPバス16 5 によりアドレス計算部261 へ転送されてディスプレースメントレンス付きが200 に保持される、サブルーチンジャンブ命令の戻り先番地の計覧、あるいは分岐すると予術した条件分岐命令の非分岐側命令アドレスの計算のため、DISP 263には命令デコード部151 から転送された命令コード長(制正値)を入力することも可能である。スケールドインデックスアドレッシングに対しては整数演算部155 内のレジスタから1Xバス717 を運じて転された値がインデックスレジスタ(1NEX)264に入力された値が1、2、4、8倍を3入力加算器267 へ出力することが可能である。多段開波アドレッシングにより前段までのアドレンス計算結果を200 を入力

ス出力レジスタ (A)0266 からペースレジスタ(B&E)265 へ転送される。レジスタ相対モード、PCペースを規制接モード、アペースを規制接モードではペースアドレスとして指述された汎用レジスタあるいはPCの値がIXパス170から1NDEX 264,3 入力加算器357、A 0266 を通じてBME 265にロードされる。また、メモリ間接アドレッシングでは、3 入力加算器567 のアドレス計算結果をA0 266からOAMに送端268 を軽でAMパス16 の出力し、DDパス164から整数演算部155 のSDレジスタ291 にメモリからアドレスをフェッチし、S1パス10を 10 括由してBMSEレジスタ265 に目的アドレスを転送する。DISP 263、INDEX 264、BASE 265 に保持された。3つの値は3 入力加算器 267 で加算されての266へ出力を132

(10074) アドレスの計算結果はA0266からAAパス16 0 へ出力され、オペランドをアクセスするアドレスとして使用される。また、A0266から出力されたオペランド アドレス自体はOM転送部268 へも渡され、パイプライン 中の命令の流れに同期してOM転送部268 で管理される。 267、A0266 を経由してOM転送部268 に入力され、オペ ランドアドレスと同様にパイプライン中の命令の流れに 同期してOM転送部268 で管理される。 325年のよび上のでは、アドレッシング レースメント付きで相対と絶対とを除くアドレッシング セードのジャンプ命令のジャンプ先アドレスの計算結果 はA0266からJAパス171 へ出力され、パイプラインの第 3ステージであるアドレス生成段階での先行シャンプに 使用される。

[0075] 条件分岐合令の予酬分岐先と反対側のアドレスの計算結果は分岐予側が誘っていた場合に備えて計 30 算するものであり、条件分岐合や実行後に下亡成部154 を初期化せるために使用される。SP先行更新部260 は"eSP"と"e"をSP"とのアドレッシングモードに対して専用の作業制5であるASP 262 SPを傾の更新を行ない、更新したSP値をボイブライン中の命令の流れに同期してSP転送能だり内で管理する。また、ASP 262 は ENET協合令または ENTPら命令の実行に伴て 1 Istzeffickt adjst 値でSPが補正される場合にも新しい値に更新される。

【0076】アドレス計算部の1がSPの値を参照する。 谷ははXパス170を経由してASP 262の値を参照する。後 って、本方等印のデータ処理設置100では"eSP!"また は"eSP!"モードでSP値を更ずする命合、あるいは ISB 取命令または EXITD命令に引き続く命令がバイブライン ストールなしにSP値を用いたアドレス計算を行なうこと が可能である。命令実行段階でSPIC書き込みが行なわれ た場合、同時にDIパス14またはD3パス15から更新する値 がASP 262 ESPE近38270 との命令実行段時作業用SP(E SP) に書き込まれる。命令実行段階でジャンプが発生し てバイブラインがクリアされた場合には、LSPの値がES POパスを通じてASPEの4へ駆送される。 【0077】(3.7) 「オペランドアクセス部」

オペランドアクセス部156 のプロック構成図を図23に示 す。なお、この図23には命令フェッチ部150,アドレス生 成部153.整数演算部155 及びパスインターフェイス部15 7 もまに示されている。

【0078】 オペランドアクセス部156 には、4%のデータバッファメモリ260、2 エントリのオペランドプリフェッチキュー(50)291 及び(50A)294、ストアバッファ(5 BDATA)292、整数演算部155 とのデータ入出力回路(00B)2 55及び(DIB)265、オペランドアレイクチェック回路(00B 2027、BDATA)297、BDATADとジスタの参い備えるれている。 DBT 296 は整数演算部155 かライトデータを出力するためのレジスタである。 カアの 256 は整数演算部155 がライトデレタと出る場合に入びて150 から与えられるポペランドアドレスとはる場合に入びて150 から与えられるポペランドアドレスを日息時末し、QAYCIT2 へ出力であった。

【0079】 のAVス IT2 は命令フェッチ部150 にも接続 しており、命令フェッチ部150 の10ADDR、10MASK、NCAD DRにより、オペランドアクセスが 1/0原域あるいせ非キャッシュ鎖域に入るかるかのチェックを行なう。 データ パップアメモリ200 はモード切り替えにより、16byte × 256entryのデータキャッシュ、4 KBの内蔵データRM るいせは区メテップの実行命令アドレス用トレースメモリ の内のいずわか 12か1に7動作する。

【0080】データのリード動作に際しては、アドレス 生成部153 あるいは整数演算部155から出力されたリー ドすべきデータアドレスがオペランドアドレスレジスタ 299 へ転送されることにより、データバッファメモリ2 90 からDDパス164 を通じてデータがフェッチされてSD 291あるいはDDR295へ転送される。SD 291へデータをフ ェッチする場合は、ストアオペランドとのオーバーラッ プチェックのためにフェッチデータの8パイト境界ごと のデータアドレスがSDA291へ転送されて保持される。 【0081】データパッファメモリ290をデータキャッ シュとして使用する場合は、OAパス172 から転送された データアドレスの下位12ビットに従ってキャッシュアド レスタグレデータとが出力される。キャッシュアドレス タグはデータアドレスの上位20ビットと比較され、両者 40 が一致すればデータキャッシュはヒットとなる。キャッ シュミスした場合は、OAパス172 からパスインターフェ イス部157 ヘデータアドレスが出力され、外部のメモリ (主記憶装置103)をブロック転送でアクセスしてBDパス 163 からデータをフェッチし、データキャッシュのエン トリを更新する。ブロックリードはオペランドとして必 要なデータからアドレスを昇順にラップアラウンドして 行なわれ、オペランドとして必要なデータはデータキャ ッシュへの登録と並行してDDパス164 からSD 291または DDR 295 へ転送される。

50 【0082】データバッファメモリ290 を内蔵データRA

Ⅱとして使用する場合は、DMADDRレジスタ298 の内容と データアドレスの上位20ビットとが比較され、両者が一 数字れば下行の12ビットのアドレスに従ってデータバッフ アから読み出されたデータが有効となる。両者が一致し ない場合は外部のメモリ(主記憶装置103)がアクセスさ れる。

【0083】また、データパッファメモリ290には16パイトのブロックパッファ2908が備えられており、NCADDR レジスタ200で指定される非キャッシュ領域のアクセスも含めてデータアクセスがブロックパッファ2908のデータにヒットするか否かをチェックする。プロックパッファ2908はNCADDR レジスタ200で指定される非キャッシュ領域に対する8パイトデータリードを16パイトのデータを保持して次のデータリードが同一の16パイト境界内部である場合にはブロックイロックパッファ2908からデータを出力がる。この機能により、ストリング律作命もあるいはピットマップ命令で非キャッシュ領域のデータを15パイト単位で高速にアクセスすることが可能となる。

【0084】データのストア動作に際しては、アドレス 生成部153 からAAバス160 へ出力されたストアすべきデ ータのアドレスがオペランドアドレスレジスタ299 へ転 送されることにより、DDW 296 から出力されたデータが DDパス164 を通じて転送される。データパッファメモリ 290 を内蔵データRAII として使用し、且つその領域にア クセスする場合以外の場合には、ストア動作は必ず外部 のメモリ (主記憶装置103)に対して行なわれる。ストア データアドレスはバスインターフェイス部157のSBADDR 183へ転送され、ストアデータはストアバッファ(SBDAT A)292 へ転送される。DDW 396 からストアパッファ(SBD ATA)292 への転送時にSD 291あるいはデータキャッシュ にストアデータとオーバーラップするデータが保持され ている場合にはその内容GA書き換えられる。SD 291のオ ーパーラップチェックはSDA294で、データキャッシュの オーバーラップチェックはキャッシュ内のタグでそれぞ れ行なわれる。なお、データキャッシュはライトスルー 方式であり、ライト動作でミスした(オーバーラップが ない)場合にはキャッシュの内容は変化しない。

【0085】内蔵データRAII へのストア動作ではストア アドレスの上位20ピットがアドレスデコード機構のDIAID DIR 298と比較され、一致する場合は下位12ピットのアド レスに従ってストアデータが内蔵データRAII に書き込ま れる。

[0086]バスインターフェイス第157 がストアパッ ファ(SBDATA)292 のデータを外部にライト中もキペラン ドアクセス能156 は引き続くリードアクセスまたはライ トアクセスを受け付ける。従って、ストアパッファ(SB) AIA)292 に未処理のデータが存在している場合にも、データキャッシュがセットしたり、あるいは内臓データ科、50 「本受け付ける命令を定行する際に命令依存の基準が少した。

∥がアクセスされる場合はオペランドアクセス部156 は 後続の処理を続けることができる。

【0087】オペランドのリードあるいはライト、メモリ間接アドレッシンのためのリードに際しては全て 1 小領域に入るか否かのチェックが行なわれる。1 小領域に対するメモリ間接アクセスはアドレス変換例外となる。また、1/の領域からのオペランドブリフェッチはパイライン中の条行命命の実行か全て完了するまで抑止される。また、条件分岐命令(Bcc、ACB、SCB) に引き続く命令のオペランドプリフェッチのためのメモリアクセスが何歳デーを限据(領域以外のアクセスであったり、あるいはキャッシュスを起こした場合は、先行する条件分岐命令の実行でするまで外部メモリ (主記憶装置)130ハのアクセスが傾止される。

【0088】 ERR、INF 185はオペランドアクセスがEIT を発生した場合のエラーアドレス、IOINF 等を保持する ブロックである。本発明のデータ処理装置100 がバスス ヌーブ動作中は、無効化すべきデータのアドレスがバス インターフェイス部157 からBがな162 を経由してオペ 3 ランドアクセス部156 へ転送される。データキャッシュ はこのアドレスがヒットする16パイトプロックのデータ を全て無効化する。データバッファメモリ290 を内蔵データ861 として動作させる場合はパススヌーブ動作が行なわれないので注意が必要である。

【0089】(3.8) 「RON部」

ROM部152 には整数油算部155 の制御を行なう種々のマ イクロプログラムルーチンが格納されているマイクロRO M 320、マイクロシーケンサ321、マイクロ命令デコーダ32 2 が備えられている。 ROM部152 では、命令デコード部 151 から出力された R コード226 と副 R コード227 とに 従ってマイクロプログラムにより整数演算部155 の動作 を制御する。マイクロシーケンサ321 は命令実行に関す るマイクロプログラム宝行のためのシーケンス処理の他 に、例外、割込、トラップ(EIT) の受付けと各EIT に対 応するマイクロプログラムのシーケンス処理も行なう。 【0090】ROM部152のブロック構成図を図24に示 す。なお、この図24には命令デコード部151 及び整数演 算部155 も共に示されている。Rコード226 の入力ラッ チはマイクロエントリ番地レジスタ(RADDR)323 とパラ メータレジスタ(RPARM)324 とで2エントリのキューと して構成されている。副Rコード227 はRコード226 の パラメータの一部として扱われる。EITデコーダ(EITDE C)325 はEIT の種類に応じて対応するマイクロプログラ ムルーチンのエントリ番地を出力するデコーダである。 レジスタ(PREEIT)326 は命令宝行途中でEIT を受け付け た場合に、命令に依存した EIT前処理を行なうマイクロ プログラムルーチンのエントリ番地を保持するためのレ ジスタである。このPREEIT 326には、任意長ビットフィ ールド命令、ストリング操作命令等の命令実行途中でEI

ットされる。

【0091】 スタック(USTACK)327 は2エントリのマイ クロプログラム用のスタックであり、マイクロプログラ 人のサブルーチンからの戻り先番地を保持する。戻り先 番曲はインクリメンタ(HEINCR)328 からセットするサブ ルーチンコール命令の次番地である場合とマイクロプロ グラムでラッチ(URDR)329 から明示的にセットする番地 である場合とがある。ラッチ(UNAR)330 はマイクロROM 320 のXデコーダ入力となる10ビットを保持するラッチ であり、ラッチ (μ TEST)331はマイクロROM 320 のYデ 10 コーダ入力となる2ビットを保持するラッチである。

27

【0 0 9 2】UEINCR 328はUNAR 330と # TEST 331とを連 結した12ビットの値をインクリメントするインクリメン タである。URDR 329はマイクロ命令の出力ラッチであ る。マイクロプログラムの条件ジャンプをディレイスロ ットなしで行なうためマクロプログラムの条件ジャンプ 時はマイクロROM 320 から4ワードを一度に読み出し、 条件判定結果に従って u TEST 331で指定される 2 ビット でその内の1つを選択するようになっている。

【0093】マイクロROM 320(IROM) は155 ビット×4 KワードのROW である。マイクロ命令デコーダ322 はUR DR 329から出力されるマイクロ命令とRPARM 324 から転 送されたパラメータEPARM 332 とをデコードして整数演 算部155 の制御信号を出力する。命令デコード部151 で 2命令が同時にデコードされた場合、先行命令のデコー ド結果はRコード226 として出力され、後続命令のデコ ード結果は副Rコード227 としてRPARM 324 中に含まれ てマイクロ命令デコーダ322 に入力される。副Rコード 227 は先行命令の最終マイクロ命令と共にマイクロ命令 デコーダ322 によりデコードされ、後述する副ALU 27及 30 び副バレルシフタ352 を使用して実行される。

【0094】マイクロ命令はマイクロROM 320 から1ク ロックに1度の割合で読み出され、1つのマイクロ命令 で1つのレジスタ間演算が行なわれる。従って、転送、 比較、加算、減算、論理演算等の基本命令は1クロック で終了する。基本命令のRPARMO:1に副Rコード227 が含 まれる場合には、1クロックにRコード226 に対する基 本命令と副Rコード227 とに対するレジスタ間演算命令 が実行され、命令実行速度が2命令/クロックとなる。 命令実行途中でFIT が受け付けられた場合はPREEIT 326 40 の値がUNAR 330へ転送され、マイクロブルグラムがPREE IT 326に保持されたマイクロ番地へジャンプしてEIT の 前処理が行なわれ、その後にEITDEC 325から出力される 各EIT の処理ルーチンにジャンプする。命令完了段階で EIT が受け付けられた場合は、PREEIT 326は使用され ず、直接EITDEC 325から出力される EIT処理ルーチンへ ジャンプする。

【0095】(3.9)「整数演算部」

整数演算部155 は ROW部152 のマイクロROM 320 に格納

命令を実行するために必要な演算をレジスタファイル20 と演算器とを用いて実行する。整数演算部155 のブロッ ク構成図を図25に示す。

【0096】EJUMP 355 はパイプラインの命令実行ステ ージ404 でジャンプを実行する際にジャンプ先アドレス を格納するレジスタである。FIT を輸出したりプリリタ ーン先アドレスを誤ったサブルーチンリターン命令を実 行した場合、マイクロプログラムにより本レジスタにジ ャンプ先アドレスを入力して実行ステージジャンプを行 う。実行ステージジャンプが行なわれた場合には、パイ プラインがフラッシュされるため再度パイプラインを充 填するために3~4クロックの無駄時間が発生する。

【0097】副演算同路351 には副ALII(SALII) 27と副パ レルシフタ352 とが備えられており、主演算回路350 に は主ALU(MALU)23,主パレルシフタ29, 乗算器353,プライ オリティエンコーダ354.カウンタ等が備えられている。 副演算回路351 と主演算回路350 とは汎用レジスタ20G 及び作業用レジスタ20W とそれぞれ3本の32ビットパス で結合されており、2つのレジスタ間演算を同時に実行 20 することが可能である。S1パス10, S2パス11, D1パス14 が主演算回路350 用のパスであり、S3バス12、S4バス1 B3パス15が副演算回路351 用のバスである。命令デ コード部151 で同時にデコードされた2つの命令は副演 算回路351と主演算回路350 とで同時に実行される。ま た、高機能命令を実行する場合には、マイクロプログラ ムにより副演算回路351 と主演算回路350 とを並列に動 作させ、8パイトデータを一度に処理したり、2つのオ ペレーションを並列に行なうこともできる。

【0098】AA部356とDD部357とは整数演算部155が オペランドアクセス部156 との間で通信を行なうための レジスタであり、AA部356 がアドレスを、DD部357 がデ ータをそれぞれ扱う。AA部356 には2つのインクリメン ト/デクリメント機能付きアドレスレジスタと、ベース アドレスとビットオフセットとから操作対象のビットの パイトアドレスを計算するビットアドレス計算回路とが 備えられている。DD部357 にはリード用に2つ、ライト 用に1つの計3つの8パイトのデータレジスタが備えら れており、DDバス164 によりオペランドアクセス部156 との間で8パイト単位でデータをやりとりする。

【0099】SP部358 には命令実行ステージ用の作業用 スタックポインタ(ESP) と各リングに対応したスタック ポインタ(SPI, SPO, SP1, SP2, SP3) とが備えられてい る。命令実行ステージ404 のSP値はアドレス生成部(AG U)153 から命令に同期してパイプライン中を転送され てくる。 ESPにはAAパス160 への出力経路が備えられて おり、AA部356 を介さずにESP の値でメモリをアクセス することができる。制御レジスタ359 にはPSW、DMC等の 各種の制御レジスタと定数ROM とが備えられている。 【0100】汎用レジスタ200 にはスタックポインタで

されたマイクロプログラムにより制御され、各整数演算 50 あるR15 以外の14本の汎用レジスタが備えられている。

汎用レジスタ20G は、主演算回路350 と副演算回路351 とに2つずつ計4つのデータを同時に出力し、2つの演 算結果を同時に書き込むため、4つの出力ポートと2つ の入力ポートとを有する。更に、汎用レジスタ20G は、 オペランドのアドレス計算のためにデータをアドレス生 成部153 へ転送するIXパス170 に接続するもう1つの出 カポートを有する。作業用レジスタ20W は全部で16本あ り、汎用レジスタ20G と同じく主演算回路350 と副演算 回路351 とに接続するため4つの出力ポートと2つの入 カポートとを有する。

【0 1 0 1】図26に ROM部152 のマイクロプログラムで 操作する整数演算部155 及びその周辺のブロック図を示 す。整数演算部155 では命令の実行あるいはEIT 処理の ために、S1, S2, D1, D3パス10, 11, 14, 15を通じて各 周辺ブロックをアクセスする。PC転送部242 からは命令 のPC値が転送されてくる。EIT により実行中命令のPC値 あるいは次命令のPC値が必要な場合はPC転送部242 から それらの値を読が出される。RTS, EXITD命令を実行する 際にはPCスタック243 からプリリターンアドレスが読み 出され、メモリからフェッチされた真のリターン先アド 20 レスと比較され、プリリターンが正しいアドレスへ行な われたか否かがチェックされる。PC転送部242 にはデバ ッグサポート用レジスタIBAO:1、TGIAも備えられてい

【0 1 0 2】 0A転送部268 からはアドレス生成部153 で 計算されたオペランドアドレスあるいは即値が読み出さ れる。ASP 262 はオペランド生成部の作業用スタックボ インタであり、命令の実行あるいは EIT処理により実行 ステージ404 のスタックポインタが書き換えられた場合 には図25のSP部358 のスタックポインタと同時に書き換 30 えられる。

【0 1 0 3】図26のMAU 370 は命令フェッチ部150 とオ ペランドアクセス部156 との両方のアドレスデコード機 構を含む。MAU 370 にはメモリアクセス関連のレジスタ (IOADDR, IOMASK, NCADDR, DMADDR, OBAO:1)及びメモリ アクセス関連の EIT情報保持用のレジスタ(EITADDR, IO INF)が備えられており、マイクロプログラムによりこれ らのレジスタをアクセス可能である。SD 291からはプリ フェッチオペランドが出力される。32ピット以下のプリ フェッチオペランドはS1バス10またはS2パス11のいずれ 40 へも出力することが可能である。64ビットのプリフェッ チオペランドを出力する際はS1パス10とS2パス11とを連 結して使用する。SBAO:1 371とSBDO:1 372とはストアバ ッファ(SBDATA)292 のアドレスとデータとを保持するレ ジスタであり、ストアパッファ(SRDATA)292 でFIT が発 生した場合にその内容をマイクロプログラムで読み出 寸。

【0 1 0 4】(4) 「本発明のデータ処理装置におけるハ ードウェアの動作」

本発明のデータ処理装置100 におけるハードウェアの動 50

作を以下に述べる。 (4.1) 「パイプライン処理」

(4.1.1) 「パイプラインの構成」

本発即のデータ処理装置100 における命令パイプライン

の概念を図27の模式図に示す。命令のプリフェッチを行 なう命令フェッチステージ (IFステージ)400. 命令のデ コードを行なうデコードステージ (Dステージ)401. オ ペランドのアドレス牛成を行なうアドレス牛成ステージ (Aステージ)402, マイクロROM 320 のアクセス (特に 10 Rステージと称す)とメモリオペランドのプリフェッチ

(特にOFステージと称す) とを行なうオペランドフェッ チステージ (Fステージ)403, 命令の実行を行なう実行 ステージ(Eステージ)404、メモリオペランドのストア を行なうストアステージ (Sステージ)405の6段のステ ージでパイプライン処理が行なわれる。

【0 1 0 5】 IFステージ400 には32パイトの命令プリフ ェッチキューが、Fステージ403 には2エントリのオペ ランドプリフェッチキュー291 が、Sステージ405 には 2エントリのストアパッファ(SBDATA)292 がそれぞれ含 まれる。各ステージは他のステージとは独立に動作し、

理論上は6つのステージが完全に独立して動作する。S ステージ405 以外の各ステージは1回の処理を最小1ク ロックで行なう。 S ステージ405 は1回のオペランドス トア処理を、ストアバッファ(SBDATA)292 に空きがある 場合は1クロックで行ない、空きがない場合は最小2ク ロックで行なう。従って、本発明のデータ処理装置100 の命令パイプラインは理想的には1クロックごとに次々 に命令を処理する。

【0 1 0 6】本発明のデータ処理装置100 の命令にはメ モリーメモリ間演算、あるいはメモリ間接アドレッシン グ等のような1回の基本パイプライン処理では処理が行 なえない場合もあるが、本発明のデータ処理装置100 の 命令パイプラインではこれらの処理に対してもなるべく 均衡したパイプライン処理が行なえるように構成されて いる。複数のメモリオペランドを有する命令に対して は、メモリオペランドの数を基にデコード段階で1つの 命令を複数のパイプライン処理単位(ステップコード) に分解してパイプライン処理する。

【0107】各パイプラインステージの入出力ステップ コードには図27に示したように便宜上名前が付けられて いる。また、各ステップコードはオペレーションコード に関する処理を行ない、マイクロROM 320 のエントリ番 地及びEステージ404 に対するパラメータとなる系列 と、Eステージ404 の処理対象のオペランドとなる系列 との2系列がある。また、Dステージ401 からSステー ジ405 の間では処理中命令のプログラムカウンタ値が受 け渡され、Aステージ402 からEステージ404 の間では スタックポインタ値が(更には、スコアボードレジスタ 値も)受け渡される。

【0 1 0 8】 IFステージ400 からDステージ401 に渡さ

れる情報は命令コードそのものである。Dステージ401 から A ステージ402 に渡される情報は命令で指定された 演算に関する情報 (Dコード222 と称す) と、オペラン ドのアドレス生成に関する情報(Aコード220と称す) と、処理中の命令のプログラムカウンタ値(PC値)との 3つである。A ステージ402 から F ステージ403 に渡さ れる情報はマイクロプログラムルーチンのエントリ番地 及びマイクロプログラムへのパラメータを含むRコード 226、オペランドのアドレスとアクセス方法指示情報と を含むFコード225、それに処理中の命令のプログラム カウンタ値及びスタックポインタ値の4つである。Fス テージ403 からEステージ404 に渡される情報は演算制 御情報とリテラルとを含む E コード224 と、オペランド 及びオペランドアドレスを含む S コード228 と、それに 処理中の命令のプログラムカウンタ値 (PC値) 及びスタ ックポインタ値の4つである。Sコード228 はアドレス とデータとで構成される。Eステージ404 からSステー ジ405 に渡される情報は、ストアすべき演算結果である Wコード229 及びその演算結果を出力した命令のプログ ラムカウンタ値 (PC値) の2つである。Wコード229 は 20 アドレスとデータとストア関連情報とで構成される。

【0109】Eステージ404が本来の命令実行ステージである。他のIF、D、A、Fステージは命令実行のための前処理を行なうステージであり、命令コードあるいはオペランドの読み出しは行なうがメモリあるいはレジスタの内容の変更は一切行なわない。このため、これらのIF、D、A、Fステージでの処理は、エステージ400処理結果に存在してキャンセルされる場合がある。

【0110】(4.1.2) 「命令フェッチステージ」

[0111] 単一転送により外部のメモリから命令をフ エッチする場合には整置された4パイトにつき最小2ク ロックを要する。パーストモードによるプロック転送で は16パイトにつき最小5クロックを要する。命令を外部 からフェッチする際には、フェッチを命令のアドレスが たADBRレンスタ300 で指定された非キャッシェ領域である か否か、IOADDR、IOMASKで指定された 1/の領域である か否かのヴェックも行なわれる。なお、1/0領域からの 命令フェッチは禁止されるり、EII となる。 【0112】内蔵命令キャッシュ200がヒットした場合 は、整置された16パイト内の任意の8パイトの命令が1 クロックでフェッチされる。命令キュー201の出力単位 は2パイトごとに可変であり、1クロックの間に最大8 パイトまで出力される。内蔵命令キャッシュ200の制 鋼,プリフェッチ先命令アドレスの管理及び命令キュー 201の制制・IFステージ400で行なう。IFステージ400 で行なわれる処理を以下にまとめて示す。

32

【0113】・命令コードのプリフェッチ及びDステージ401への出力

- ・2本の命令キュー(A, B)201 の管理
- 命令プリフェッチアドレスのインクリメント
- ・命令キャッシュ200 の管理
- ・命令のアドレスが非キャッシュ領域に入るか否かのチェック

・命令のアドレスが I/0領域に入るか否かのチェック【0114】(4.1.3) 「命令デコードステージ」

命令デコードステージ401(Dステージ) では命令デコー ド部151 とPC生成部154 とが動作する。 Dステージ401 ではIFステージ400 から入力された命令のオペレーショ ンコードの前段デコードとアドレッシングモードのデコ ードとを行なう。Dステージ401 での命令デコード処理 では、命令デコード部151 のメインデコーダ211,第1サ ブデコーダ212,第2サブデコーダ213,アドレッシングモ ードデコーダ214、拡張データ処理部215 が動作する。デ コードは1クロックに1度の割合で行なわれ、1回のデ コード処理で0~8パイトの命令コードが消費される (サブルーチンリターン命令の復帰先アドレスを含むス テップコードの出力処理等では命令コードは消費されな い)。2つのメモリオペランドを有する命令または多段 間接モードを使用する命令等のような1回のデコード処 理ではデコードできない命令はこのDステージ401 で複 数のステップコードに分解される。このため、命令全体 のデコードが完了しなくても各クロックのデコード処理 でDコード222とAコード220 と命令のPC値とが出力さ れる。

【0 1 5 】 Dステージ401 では命令デコード処理に伴って消費した命令長を基に性生成部154 で命命令の配値を計算する。条件分岐命・絶対アドレスをたは12円4 40 アドレスへのジャンブ命令・絶対アドレスをたは12円4 40 アドレスへのジャンブの理 (Dステージジャンブ命令を含む)及びサブルーチンソリターン命令に対しては下生成部154 で先行ジャンブ処理 (Dステージジャンプンを行なった場合は、IFステージ400 に対して、二つの内容をキャンセルしてジャンブ先から命令をフェッチしてキューと入力し、そのコードを命令デコードは15 40 出力することを指示する。条件分岐命令をデコードした場合は、分岐予測には関係な「Fステージ400 に対して一つの命令キュー2004、2008の内の現代使用中のキュー2004、2008の内の現代使用中のキュー2004 に対して

はそのままにしておき、もう一方の命令キューに分岐先 から命令をフェッチして入力することを要求する。分岐 すると予測する条件分岐命令では更に新規のキューから 命令コードを命令デコード部151 へ出力することを指示 サマ

【0116】1回のデコード処理でAステージ402 に対してアドレス計算情報であるAコード220,オペレーションコードの中間デコード結果であるDコード222 及び命令のPC値を出力する。Dステージ401 の処理を以下にまとめて示す。

【0117】・命令のオペレーションコードの前段デコード

- ・アドレッシングモードのデコード
- 命令のステップコードへの分解
- PC値の計算
- ・条件分岐命令の分岐先アドレス計算
- 条件分岐命令の分岐予測及び先行分岐処理
- ・絶対またはPC相対アドレスへの先行ジャンプ処理
- ・サブルーチンリターン命令の先行リターン処理 【0118】(4.1.4)「アドレス生成ステージ」

10118 (4.1.4) //ドレス主成ステージ では命令デコード部151 とアドレス生成部153 とが動作する。Aステージ では命令デコード部151 とアドレス生成部153 とが動作する。Aステージ02 では、Dステージ01 から転送されたDコード22 をデコードしてRコード226 を出力し、またAコード 220 に従ってオペランドアドレスの生成を行なってFコード225 を出力する。Dステージ401 から転送されてきた代値はそのままFステージ403 へ転送される。また、命令実行ステージ404 とは単立に、処理中の命令のスタックポインを優ま計算してFステージ404 で洗透する。【0119】Aステージ402 での命令デコード処理では、命令デコード第151 のAステージデコーダ216 とサブード報送客271 とが動作する。Dステージプコード投票でオーダ216 とサブード接近373 しステージがコーダ216 とサブード接近373 しステージがコーダ216 とサブード報送373 レスサージの2 アプローダ216 とサブード報送373 レスサージの3 アステージグコード投票では、命令デコード第151 のAステージデコーダ216 とサブード接近373 レステージがコーダ216 とサブード接近374 の A アステージデコーダ216 とサブードを表記される。Dステージデコーダ216 とサブードを表記される。Dステージデコーダ216 とサブードを表記される。Dステージが14 アステージではからからないません。

出力されたオペレーションコードの中間デコード結果は

更に詳細にデコードされてマイクロROM 320 のエントリ

アドレスとマイクロプログラムへのパラメータとがRコ

5 と共にFステージ403 へ出力される。

【0121】レジスタ間接ジャンプまたはメモリ間接ジャンプ等の絶対ジャンプとに相対ジャンプ以外のジャンプ命令とよ対しては、アレス生成部153で飛び先アドレスが計算されて先行ジャンプ処理(Aステージジャンプ)が行なわれる。サブルーチンジャンプ命令の戻り先アドレスの計算はDISPパス165から転送されてきた命令長と Art値とを加算することにより行なわれる。条件分岐命令に対しては、分岐予測が誤った場合にPC生成部154を初間でするために分岐予測側アドレスと反対側の命令アドレスを計算する。

ー下に輸送する。
【 0 1 2 3 】 レジスタリストを用いて転送オペランドとなるレジスタ番号を示す命令(LDM,STM, ENTER, EXITD) はA ステージ402 で 刊変めのステップコードに分解される。 a たれらの命合は A ステージ402 で 1 つまたは2つのレジスタのデータを転送するステップコードに分解されてF、E、S ステージでパイプライン処理される。分解された各ステップコードで転送すべきメペランドのレジスタ番号はA ステージデコーダ216 でレジスタリストをエンコードすることにより得られる。また、各ステップコーダ216 から出力される制御信号 (AAコード) に従ってアドレス生成部153 が生成する。 A ステージ402 の処理をび下にませめてディナと、

- 0 【0124】・命令のオペレーションコードの後段デコード
 - オペランドアドレスの生成
 - スタックポインタ値の計算
 - ・条件分岐命令の分岐予測と反対側の命令アドレスの計 恒
 - ・サブルーチンジャンプ命令の戻り先アドレスの計算・レジスタ間接、レジスタ相対等のアドレッシングモードのジャンプ命令に対する先行ジャンプ処理
- プッシュモードに対しては、専用の作業用スタックポイ ・スコアボードレジスタ480 へのデスティネーションの ンタでSP値が計算される。計算されたSP値はFコード22 50 書き込み予約

アドレス生成のためのデータハザードチェックとパイ プランインターロック

レジスタリストを有する命令のステップコードへの分

【0125】(4.1.5) 「オペランドフェッチステージ」 オペランドフェッチステージ403(Fステージ) ではROM 部152 とオペランドアクセス部156 とが動作する。Rコ ード226 に対する ROW部152 のマイクロROW 320 アクセ ス動作とオペランドアクセス部156 の動作とは独立した 制御の下で行なわれる。これらの2つの動作を別々に扱 10 う場合、 ROM部152 でのマイクロROM 320 へのアクセス 処理を特にRステージの処理と称し、オペランドアクセ ス部156の処理を特にOFステージの処理と称す。R ステージはRコード226 を入力とし、Eコード224 を出 力する。OFステージはFコード225 を入力とし、Sコー ド228 を出力する。Fコード225 はキューイングされ ないが、Rコード226 は2つまでキューイングされる。 Eコード224 はキューイングされないが、Sコード228 は2つまでキューイングされる。

【0126】Rステージの処理であるマイクロROM 320 に対するアクセス処理はRコード226 に対して次のEス テージ404 での実行に際して使用される実行制御コード である E コード224 を生成するためのマイクロROM 320 アクセスとマイクロ命令デコード処理とである。1つの Rコード226 に対する処理が2つ以上のマイクロプログ ラムステップに分解される場合、 ROM部152 が E ステー ジ404 で使用され、次のRコード226 がマイクロROM 32 に対するアクセス待ちになる場合がある。Rコード22 6 に対するマイクロROM 320 アクセスが行なわれるのは Eステージ404 でのマイクロROM320 アクセスが行なわ れない場合である。本発明のデータ処理装置100 では、 多くの整数演算命令が1マイクロプログラムステップで 完了するため、実際にはRコード226 によるマイクロRO # 320 に対するアクセスが次々と行なわれることが多

【0127】オペランドフェッチステージ403では、F コード225 のデータアドレスで内蔵データキャッシュ、 内帯データRAM または外部のメモリをアクセスしてオペ ランドをフェッチL。そのオペランドとFコード225 の データアドレスとを組み合わせて、Sコード228 を生成 40 コード228 を入力として整数演算部155 が動作する。こ して出力する。

【0128】1つのFコード225 では8パイト境界をク ロスしてもよいが、8パイト以下のオペランドフェッチ を指定する。F コード225 にはオペランドのアクセスを 行なうか否かの指定も含まれており、Aステージ402 で 計算されたオペランドアドレス自体あるいは即値がEス テージ404 へ転送される場合にはオペランドのフェッチ は行なわれず、Fコード225 の内容がSコード228 とし て転送される。 S コード228 は2つまでキューイングさ れるため、オペランドは2つまでプリフェッチできる。

単一転送により外部のメモリからオペランドをフェッチ する際には整置された4パイトにつき最小2クロックを 要する。パーストモードによるプロック転送では整置さ わた16パイトにつき最小5クロックを要する。

【0129】オペランドを外部のメモリからフェッチす る際にはフェッチ先のアドレスがNCADDRレジスタ300 で 指定された非キャッシュ領域であるか、IOADDR、IOMASK で指定された I/O領域内であるかのチェックも行なわれ る。 I/D領域からはオペランドのプリフェッチは行なわ ない。この場合、先行命令の実行が全て完了し、 1/0領 域をアクセスする命令が実行されることが確実になった 後にオペランドのフェッチが行なわれる。また、条件分 岐命令(Bcc, ACB, SCB) または条件トラップ命令(TRAP) に引き続く命令でデータキャッシュがミスした場合、ま たは内蔵データRAM 領域以外からのデータフェッチが行 なわれる場合には、先行する条件分岐命令、条件トラッ プが実行されるまでオペランドのフェッチは行なわれな い。これは、論理的には実行され得ない命令のオペラン ドプリフェッチが外部に対して行なわれることを抑止す 20 るためである。

【0130】内蔵データキャッシュがヒットした場合は 整置された8バイトにつき1クロックでオペランドがフ ェッチされる。内蔵データキャッシュ及び内蔵データRA № の制御、プリフェッチ先オペランドアドレスの管理及 びSコードキューの制御もOFステージで行なわれる。以 下にFステージ403 の処理をまとめて示す。

- 【0 1 3 1】・マイクロROM 320 のアクセス
- ・オペランドのプリフェッチ
- ・オペランドプリフェッチキュー291 の管理 ・データパッファ (キャッシュまたはRAM)の管理
- オペランドのアドレスが非キャッシュ領域に入るか否 かのチェック
- オペランドのアドレスが 1/0領域に入るか否かのチェ ッケ
- I/0額域からのプリフェッチ抑止
- ・先行する条件分岐命令、条件トラップ命令の実行完了 までの後続命令の外部メモリアクセス抑止 【0132】(4.1.6) 「実行ステージ」
- 実行ステージ404(Eステージ) ではEコード224 及びS のFステージ404 が命令を実行するステージであり、F ステージ403 以前のステージで行なわれた処理は全て E ステージ404 のための前処理である。Eステージ404 で ジャンプが実行されたり、 EIT処理が起動されたりした 場合は、IFステージ400 ~ Fステージ403 までの処理は 全て無効化される。Eステージ404 はマイクロプログラ ムにより制御され、Rコード226で示されたマイクロブ ログラムルーチンのエントリ番地からの一連のマイクロ 命令を実行することにより命令を実行する。
- 【0133】マイクロRON 320 の読み出しとマイクロ命

S.

令の実行とはパイプライン化されて行なわれる。マイク ロプログラムの条件分岐はマイクロROM 320 のY デコー ダ (マイクロROM 320 から同時に読み出した4つのマイ クロ命令から目的のマイクロ命令をセレクトするための デコーダ) で行なわれるため、マイクロプログラムの条 件分岐が発生した場合にも1クロックの空きもなく次の マイクロ命令が実行される。Eステージ404 では、Aス テージ402 で行なったスコアボードレジスタ480 への書 き込み予約の解除、Dステージ401 での分岐予測が間違 っていた場合の分岐予測テーブル450 の書き換え、プリ 10 リターンアドレスが正しいか否かのチェックも行なう。 【0134】各種の割り込みは命令の切れ目でEステー ジ404 で直接受け付けられ、マイクロプログラムにより 必要な処理が実行される。その他の各種EITの処理もE ステージ404 でマイクロプログラムにより行なわれる。 演算の結果をメモリにストアする必要がある場合、Fス テージ404 はSステージ405 へWコード229 とストア処 理を行なう命令のプログラムカウンタ値とを出力する。 メモリへのオペランドストアは全てプログラムで論理的 に指定された順序で行なわれる。

【0135】メモリへのストア処理を行なう場合、デー タキャッシュの書き換えの必要性を判断するため、Eス テージ404 でデータキャッシュのタグをチェックする。 このため、オペランドストア動作では実際のストア処理 の前にEステージ404 が1クロックサイクルの間データ キャッシュを占有する。単純な命令を実行する場合はF ステージ403 でオペランドをリードし、Eステージ404 で演算を実行し、 S ステージ405 でオペランドをストア するが、ストリング操作命令あるいはビットマップ操作 命令を実行する場合は E ステージ404 でパーストモード によるブロック転送を効率的に使用してメモリアクセス を行なう。従って、これらの命令では1ブロック=16バ イトのデータをひとかたまりとして処理が行なわれる。 以下に F ステージ404 での処理をまとめて示す。 【0136】・オペレーションコードで指定された命令

オペレーションのマイクロプログラムによる実行

- 汎用レジスタ値、制御レジスタ値の更新
- PSW中のフラゲの更新
- リング毎に指定されたスタックポインタの更新
- FIT処理の受付と実行、Fステージジャンプ
- ・スコアボードレジスタ480 の書き込み予約解除
- ・分岐予測テーブル450 の更新
- プリリターンアドレスのチェック
- ・誤った先行ジャンプを訂正するためのEステージジャ ンプ
- ・制御レジスタの更新、インターロック命令の実行によ るEステージジャンプ
- 【0137】(4.1.7) 「ストアステージ」
- ストアステージ405(Sステージ) ではオペランドアクセ

データRAN として使用する場合、Sステージ405 はWコ ード229 のアドレスに従って、そのアドレスの上位20ビ ットとDMADDRレジスタ298 の内容とが一致すればWコー ド229 のデータを内蔵データRAM にストアし、一致しな ければWコード229 のデータとプログラムカウンタ値と をストアパッファ(SRDATA)292 に入力して外部のメモリ にWコード229 のデータをストアする。データバッファ メモリ290 をキャッシュとして使用する場合、 S ステー ジ405はWコード229 のアドレスに従って、Wコード229 のデータを内蔵データキャッシュにストアすると同時 にWコード229 をストアパッファ(SBDATA)292 に入力 1. 外部のメモリにWコード229 のデータをストアす

【0138】ストアパッファ(SBDATA)292 は2エントリ あり、8パイトのデータ2つまでのストア要求をキュー イングできる。単一転送では、ストアパッファ(SBDATA) 292から外部のメモリへのオペランドのストアが整置さ れた4バイトに付き最小2クロックに1回行なわれる。 バーストモードのブロック転送では、ストアパッファ(S

20 BDATA)292 から外部のメモリへのオペランドのストアが 整置された16パイトにつき最小5クロックで行なわれ

【0139】 Sステージ405 の動作はオペランドアクセ ス部156 で行なわれ、内蔵データキャッシュがミスした 場合も入れ替え処理は行なわれない。オペランドのスト ア処理でEIT が検出された場合は、ストアバッファ(SBD ATA)292 にWコード229 を保持したままでEステージ40 4 にFIT が通知される。ストアバッファ(SBDATA)292 で EIT が発生した場合、ヒットしたデータキャッシュのエ ントリは既に書き変わっていて次の命令で使用される可 能性があるため、注意が必要である。また、そのヒット したデータキャッシュのエントリはストアバッファ(SBD ATA)292 の EITによりハードウェアで自動的に無効化さ れることはないため、この点も注意が必要である。以下 にSステージ405 で行なわれる処理を示す。

【0140】・データパッファメモリ290と主記憶装置 103 へのストア

・ストアバッファ(SRDATA)292 の管理

【0 1 4 1】(4.2) 「スーパースケーラ処理」

40 (4.2.1) 「スーパースケーラ処理の概要」

本発明のデータ処理装置100 は高頻度で実行する短縮形 フォーマットの命令を先行する命令と並列してデコード し、並列して実行する2命令のスーパースケーラ処理を 行なう。パイプライン処理とスーパースケーラ処理とが 共に最高効率で動作する場合、本発明のデータ処理装置 100 は1クロックに2命令を処理し、 40MHz動作時に最 大80MIPSの処理能力がある。

【0142】2命令を並列してデコードする場合、図20 に示した命令デコード部151 のメインデコーダ211 が先 ス部156 が動作する。データバッファメモリ290 を内蔵 50 行命令をデコードし、第1サブデコーダ212 または第2

なう。

サブデコーダ213 が後統命令をデコードする。また、2 命令を並列して実行する際には、図25に示した整数演算 部155 では上渡貨回路800 が先行命令を実行 回路8351 が後統命令を実行する。また、2命令を並列し て実行する際には、副領算回路831 はハードワイヤード 制御により総合命を実行する。先行命令がママイクロ 命令以上のマイクロプログラムで実行される場合は、後 統命令は誤検マイクロ命令が実行される際に並列して実 行される。

[0 1 4 3] 図2の模式図にパイプライン中で2命令の 10 スーパースケーラ処理を行なう場合のタイミングの一例を示す。この例では、命令フェッチ(IF)、命令デコード(D)、アドレス生成(A)、オペランドフェッチ(F)、命令実行(E)、オペランドストア(S)の8パイプラインステージで「NOV R3,R1]」と「SMD R3,R2]と「ADD R3,R2]と「ADD R5,R0]の第1の命令が必例処理されている。これらの命令の組合せでは、後統命令がレジスタオペランドのみの命令であって先行命令とオペランドとの機合かないた。 26令の単位がデエード、学別実行が行なわれる。 20

【0144】本発明のデータ処理装置100の命令フェッチ部150 には16 Nイトの命令プリフェッチキューがあり、命令キャッシュ200 と命令オーコの10 とは8 パイトのバスで結合されているため、命令を一度に8 パイトフェッチする。 図28の例では、先行する4 倫令を同時にフェッチし、次に後続の3 命令を同時にフェッチした状況が示されている。なお、図20にといて""は各命令がイブライン中でストールして処理待ち状態であることを示している。また、ハッチングはデータメモリ(データキャッシュ)に対するアウセス処理を示す。

【0145】(4.2.2) 「並列デコード処理」

本発明のデータ処理装置100 の命令デコード部151 は2 命令を並列してデコードするための構成として、メインデコーダ211 と 2つのサブデコーダとを備えている。2 命令をデコードする場合、メインデコーダ211 は16ビットまたは32ビットの先行命令を押される場合の最後のデコード処理も含む)、第1サブデコーダ212 はメインデコーダ211 がデコードする先行命令が16ビットであると仮定して「先行命の番地・2 番担」の命令をデコードする。また、第2サブデコーダ213 は先行命令が32ビットであると仮定して「先行命令の番地・4 【の命令をデコードする。また、第2サブデコーダ213 は先行命令が32ビットであると仮定して「先行命令の番地・4 【の命令をデコードする。

【0146】2つのサブデコーダのデコード結果に関しては、メインデコーダ211のデコード結果により先行命合の含も長が判明した時点で有効無効の判断がまれる。 図29に並列デコードが可能な命令コードの組合せ条件を示す。フェッチされた命令コードは命令キュー201によりシフトして命令デコーダに供給されるため、図29中の先頭番地は任意の偶数番地でよい。但し、命令フェッチ 50

の効率の面からは、ジャンプ先命令は8パイト境界であることが望ましい。

【0 1 4 7】(4.2.3) 「並列実行処理」

命令デコード部151 で並列してデコードされた2つの命 合は整数演算部55 を並列実行される。先行命令が整数 演算命令である場合、後接命が北先行命令の無数々イク ロステップを実行する際に並列して実行される。整数演 算部155 はと命令を並列して実行される。整数演 第8350 と制度回路351 とがよれぞれ3ヶ瓜へパマレジ スタファイル20に結合されている。図30に RO単部152 と 整数演算部55 との並列実行機構に関する部分のプロッ 内図を示す。

【0148】主演算回路950 は汎用レジスタ206 及び作 業用レジスタ20㎡ で構成されるレジスタファイル20, Ak 第256 及び的節837 と517×10、52パス11, 10パス14で 結合されており、レジスタオペランド、即値、メモリオ ペランド間で先行命令の演算を行なう。主演算器の内の 乗算器953 のみは80パス15にも結合されている。削減更 回路351 は汎用レジスタ206 及びSP第358 にS3パス12, 20 S4パス13, 183パス15で結合されており、主演算回路550 トナ卵机してレジスタメプランド間で終め合かの演算を行

【0 1 4 9】 先行命令を実行するためのマイクロ命令が デコードされる場合、後統命令のサブRコード227 がサ プコードデコータ420 でデコードされる。 耐強質回路35 1 はサプコードデコータ420 のデコード結果に従って、 先行命令の演算に際して使用するバスとは独立のバスで レジスタイペランドをアクセスして演算を存在う。従っ て、後統命令の演算結果が発行命令の実行に影響を与え 30 たり、先行命令の演算結果が接続命令の実行に影響を与えない限り、2つの演算は完全が表別をである。 なお、先行命令と後統命令とのオペランド間の干渉は合 令デコード部151 がチェック済みであり、命令デコード 部151 で並列デコードされた2の命令は常にに並列実行 部151 で並列デコードされた2の命令は常にに並列実行

【0150】(4.2.4) 「並列処理が可能な命令の組み合わせ」

スーパースケーラ処理を行なう場合、命令デコード部15 1 ではメインデコーダ211 が32ビット以下の先行命令を デコードし、第 1 サブデコータ212 または再2サデコ ーダ213 が16ビットの後続命令をデコードする。オペラ ンドアドレス生成成形に3 は先行命令のメモリオペランド のアドレスを生成し、後統命令のオペランドアレスは 生成しない。また、オペランドアクセス部156 は先行命 令のオペランドをフェッチし、後統命令のオペランドを フェッチしない、整数漢算部155では、主演第回路550 がマイクロブログラ上誘揮で先行命令を実行し、副演算 国路351 がハードワイヤード制御で後統命令を実行す

【0151】スーパースケーラ処理は上述のハードウェ

ア動作の範囲内で行なわれるため、2命令の組合せ全て において可能ではない。スーパースケーラ処理が可能な 命令の一覧を以下に示す。先行命令はほとんど全ての命 合を含むが、後続命令はメモリオペランドを含まない短 縮形フォーマットの命令に限られる。また、先行命令と 後続命令との順序が逆の場合には本発明のデータ処理装 置100 は並列処理を行なわないので注意が必要である。 コンパイラは下記の条件を満たす2命令が連続するオブ ジクトコードを出力し、スーパースケーラ処理の実行頻

度を向上させることが望ましい。

【0152】1)先行命令

以下の命令で多段間接モード、32ビットのアドレッシン グ拡張部を含まない命令

転送命令 : LDM, STNを除く全命 令

比較命令 CHKを除く全命令 算術演算命令 : MULX、DIVXを除く全

命令

論理演算命令 : MTSTを除く命令

シフト命令 :全命令 ビット操作命令 : 全命令

固定長ビットフィールド操作命令: 全命令 任意長ピットフィールド操作命令: なし

10進命令 :UNPKを除く全命令

キュー命令 : OINS, ODEL

制御空間,物理空間操作命令 : LDC, LDPSBを除く全 命令

合命車関20

: STCTX

【0153】2)後統命令

以下の命令でアドレッシングモードがRnでかつ先行命令 30 とオペランドとが干渉しない命令

転送命令 : MOV:L, MOV:S, MOV: O. MOV:Z

比較命令 : CMP:L, CMP:Q, CMP:

算術演算命令 : ADD:L. ADD:O. SUB:

L. SUB:O. NEG

シフト命令 : SHA:0, SHL:0

論理演算命令 : AND:R, OR:R, XOR: R. NOT

【0154】(4.3) 「複数オペランドの並列処理」

(4.3.1) 「並列化整数演算部」

本発明のデータ処理装置100 の整数演算部155 には演算 器、レジスタポート、バスがそれぞれ2組ずつ備えられ ており、2並列のスーパースケーラ処理を行なう他、LD M, STM, ENTER, EXITD命令あるいはコンテキストスイッ チ命令のように、レジスタファイル20とメモリとの間で 複数のオペランドを転送する命令を実行する場合に整数 演算部155 で2つの32ビットデータを並列して処理す る。整数演算部155 ではまた、ストリング命令あるいは 50 りする。

仟章長ビットフィールド命令を実行する場合、16バイト 単位でメモリをアクセスし、内部処理は8パイト単位で 行なう。たとえば、パイトストリングの処理では16パイ ト単位でメモリをアクセス1. 油質器ではキャラクタを 8個単位で並列して処理する。

【O 1 5 5】LDM, STM, ENTER, EXITD命令ではレジスタ リストを命令デコード部151 でエンコードし、これらの 命令を1つまたは2つの4パイトオペランドを処理する 内部コード(ステップコード)複数個に分解する。Fス 10 テージ403 以降のパイプラインステージはこのステップ コードを処理する。 コンテキストスイッチ命令、ストリ ング命令あるいは任意長ビットフィールド命令では1つ のマイクロ命令で主演算同路350 と副演算同路351 とを 並列して制御して複数オペランドの並列処理を実現す る。

【0156】複数オペランドを並列して処理する場合、 本発明のデータ処理装置100 の整数演算部155 では主演 算回路350 と副演算回路351 とをVLIW(Very-Long-Instr uction-Word)技法を用いたマイクロプログラムで制御す 20 る。VLIW技法を用いた本発明のデータ処理装置100 の各 マイクロ命令語は1語が155 ビットあり、その内の115 ビットが主演算回路350 を制御するためのフィールドで あり、残りの40ビットが副演算回路351 を制御するため のフィールドである。

【0.1.5.7】図31のプロック図にVLIE技法を用いたマイ クロ命令により制御される整数演算部155 の構成例を示 す。マイクロROM 320 から出力されたマイクロ命令が主 演算回路用マイクロ命令デコーダ430 と副演算回路用マ イクロ命令デコーダ431 とでそれぞれデコードされる。 この際、図31に示されているマルチプレクサ432 は ROM 部152 から出力されるマイクロ命令の副演算回路351 用 の制御フィールドを選択し、サブRコード227 は選択し ない。副演算回路351 はVLIW技法を用いたマイクロ命令 を実行する場合、サプRコード227 に従ってスーパース ケーラ処理を行なうのではなく、マイクロ命令の副演算 回路351 制御フィールドで指定された演算を行なう。 【0158】主演算回路350 はレジスタファイル20から

\$1パス10と\$2パス11とを涌じてオペランドをフェッチ し、主ALU 23あるいは主バレルシフタ29等の演算器で演 40 算を行ない、D1パス14を通じて演算結果をレジスタファ イル20に書き戻す。また、主演算同路350 はメモリオペ ランドを扱う場合はS1パス10またはD1パス14を用いてDD 部357 との間でオペランドをやり取りする。副演算回路 351 はレジスタファイル20からS3パス12とS4パス13とを 通じてオペランドをフェッチし、副ALU27 あるいは副バ レルシフタ352 で演算を行ない、D3パス15を通じて演算 結果をレジスタファイル20に書き戻す。また、副海箟回 路351 はメモリオペランドを扱う場合はS2パス11または D3パス15を用いてDD部357 との間でオペランドをやり取

【0159】(4.3.2) 「複数オペランドの転送命令」 LDM, STM, ENTER, EXITD命令を処理する場合、本発明の データ処理装置100 ではこれらの命令をAステージ402 で複数のステップコードに分解する。F、Eステージで は各ステップコードが1つまたは2つのオペランドを転 送する命令として処理される。2つの32ビットオペラン ドをメモリからレジスタファイル20にロードする場合。 Fステージ403 では1つの64ビットデータをメモリから フェッチし、Eステージ404 ではDD部357 で2つの32ビ ットオペランドに分解してそれらを2つの32ビットパス で2つの汎用レジスタ206 へ転送する。また、2つの32 ビットオペランドをレジスタファイル20からメモリにス トアする場合は、Eステージ404 で2つの汎用レジスタ から2つの32ビットオペランドをフェッチしてDD部357 で連結して1つの64ビットデータとする。 S ステージ40 5 ではこの1つの64ビットデータをメモリにストアす る。

- 【0160】2つの32ビットオペランドを並列してメモリからレジスタにロードする場合の整数演算部155の動作手順を以下に示す。
- 1)1つの64ビットデータをメモリからフェッチし、DD部 357 に入力する。
- 2)DD部357 で1つの64ビットデータを2つの32ビットオ ペランドに分解する。

3)二つの32ビットオペランドの内の1つを\$1パス10,主 ALU23, Dパズスはを経由しての第3行 からレジスタファイ ル20〜転送し、残りの1つを\$2パス11,副ALU27, D3パス 15を経由しての第357 からレジスタファイル20〜転送す る。

- 【0161】また、2つの32ビットオペランドを並列し 30 てレジスタからメモリにストアする場合の整数演算部15 5の動作手順を以下に示す。
- 1)2つの32ピットオペランドの内の1つをSIバス10,主 ALU 23, Dバス14を経由してレジスタファイル20からDD 部357 へ転送し、残りの1つをS2パス11,副ALU 27, D3 パス15を経由してレジスタファイル20からDD部357 へ転送する。
- 2)DD部357 で2つの32ビットオペランドを1つの64ビットデータに連結する。
- トナータに連結する。 3)1つの64ビットデータをDD部357 からメモリにストア 40 M, STM, ENTER, EXITD命令を使用すべきである。

する。

[0 1 6 2] 図3の模式図にレジスタリストを有する命 今の例として、L別命令のピットバターンを示す。L別 命令は汎用アドレッシングモードで指定されたメモリ領 域から複数の32ビットオペランドをレジスタリストで指 定された汎用レジスタにロードする命令である。18ビッ トのレジスタリストの各ピットはレジスタの(6)からレ ジスタ15(R15) の各汎用レジスタ200 に対応しており、 レジスタレスト中のピット* 1* の位置に対応する汎用 レジスタに30ピットのオペランドがロードされる。本発 50 明のデータ処理装置100 ではこの LNI命令で連続した 2 つの番号の汎用レジスタに同一の8パイト度界にある 2 つの32ゼットポペランドをロードする場合、2 つのオペ ランドを同時へ転送する。連続しない番号の汎用レジス タにオペランドをロードする場合はオペランドを1つず つロードする。

【0 1 6 3】たとえば「LDM oSP-(R4-R11)」命令を実行する場合、SP-H■(A+4) でAがダブルワード境界のアドレスであれば、転送対象のオペランドは関33のハッ10 チング部分となる。この命令では4 パイトのオペランド 8個を程い-R11 の8 個の汎用レジスタにロードする従来の方法では関33(a) に(1) ~(8) までアクセス回数を示すようた8回のメモリアクセスが必要である。 たかし、本発則のデータ処理装置100 では、最初に4 パイトのオペランドコをR4〜転送し、次の6 オペランドは一度に2 オペランドウス回数を示すように5回のへ転送し、最後に1 水ペランドランドで811 へ転送するため、図33(b) に(1) ~(6) までアクセス回数を示すように5回のメモリアクセスで8個20 のオペランドセスで8個

- 【0164】レジスタリストから2つ連続した"1"の位置をエンコードするための構成として、本発明のデータ処理装置100の命令デコード部151ではは74に示すPLA回路440を備えている。このPLA回路440には命令で指定さされたレジスタリスト4日からマスク回路442にあり検索不要どットをマスクした16ビットのビット列とオペランドの並列は2が可能であるか否かの判定が行なわれる。2オペランドを同時に並列転送可能な条件を図35にまとめる。
- 【0165】ここで、連続する番号のレジスタとワード 境界以外のアドレスとの間で転送を行なう場合、レジス 契間のデータは近では2つのデータを同時に取り扱うこ とが可能であるが、キャッシュミスが発生した場合にメ モリアクセスが8パイトにつき3回になって効率が悪い ことに注意すべきである。図350条件は5TI、EUER、近 ITTIの命令でも同じである。本発明のデータ処理装置(100 の2オペランド同時転送機能を効率よく動作させるため には図3に示す。2オペランド同時転送条件を考慮してLD W. STIV EUTRE AUTRO
- 【0 1 6 6] (4.3.3)「コンテキストメイッチ命令」 図36の模式図に本発明のデータ処理装置100 のコンテキストスイッチの際に使用されるレジスタ前であるコンテキストプロックを示す。LDCTK命令を実行する際には本時明のデータ処理装置100 はこの図36に示されているような繰り合うとつのレジスタを組にして81/イト単位でデータをロードする。この際、メモリアクセスはキャッシュ領域、非キャッシュ領域にかかわらずつねに16パイト境界単位のプロックを送により行なわれる。
- 【O 1 6 7】 STCTX命令を実行する場合は CTXBBレジス

タ443 が16パイト境界のアドレスを示すかをれ以外のアドレスを示すかたれ以外のアドレスを示すかにより動作が異なる。コンテキストプロックが16パイト境界に配置された場合、コンテキストプロックが16パイト境界に配置された場合、コンテキストプロック内のデータがイワードでプロック転送され、次にレジスタSS、RD、RD、RDの内容が単一転送され、更にレジスタSS、RD、RD、RD及SRの内容、RD、RD及SRの内容、RD、RD及SRの内容、BD、RT及SRの内容、以下文が上が大い場合は、コンテキストプロック転され、最後にレジスタR13、R14の内容が単一転送される。コンテキストプロックが16パイト境界に配置されない場合は、図80年の関ウラ2つのレンスをN8・パイト単位で単一転送によりストアされる。プロック転送を使用するか8パイト単位の単一転送を使用するかないードウェアが開酵する。

【0 1 6 名】CXTRHONE = 0 でコンテキストメイッチ命 令で®0:14 を転送しない場合、LUCTX命令ではプロック 転送がレジスタCSW、SPO、SPI、SP2、SP3 の内容につい て最小2 回行なわれる。 STCTX命令では CTX88レジスタ 443 が16パイト境界のアドレスを示すならばレジスタCS 20 ※ SPO、SP1、SP2の内容がプロック転送され、次にレジ スタSP3 の内容が単一転送される。 STCTX命令で CTX88 レジスタ443 が16パイト境界のアドレス以外ならばレジ スタ CSWとSP0、SP1とSP2 がそれぞれペアになり、8パ イト単位でデータライトがと回案行され、次にレジスタ SP3 の内容が4パイトデータとしてライトされる。

【0 1 6 9】(4.3.4) 「ストリング命令」本発明のデータ処理装置100 の整数演算部155 では、8,16、32ピットのエレメント複数個を連結したストリングの転送、比較、検索を行なうストリングの命令(SIM)、50 SCIP、SSCH、SSTI)を実行する際には二つの演算回路、即ち主演算原路530 と副演算原路535 を並列に動作させて一度に8パイトずつストリングを処理する、後って、1,2、4パイトのエレメントではそれぞれ一度に8,4、2 個を並列に処理する。また、パーストモードによるブロック転送により効率よくパスを使用するため、メモリアクセスとは6パイト間で行なわれる。データロード時には8パイトのデータリードが2 回連続して行なわれれ、データストア時には16パイトのプロックライト動作が行なわれる。

【0170】ここで、ストリング命令の処理例として、 ヌルバイト(計■00) で終わるパイトストリングをSNW 命令で転送する場合を考える。図370模式図にSNOW命令 を処理するマイクロプログラムの第1回目の16パイト処 理のループの前半の8パイト処理の状態を示す。

【0171】このSMOV命令では、ソースストリングの先 頭アドレスMはレジスタRDに、デスティネーションスト リングの先頭アドレスAIはRIにそれぞれ保持される。ま ず、2つの8パイトのソースストリングS2nとS2n+1と がメモリからフェッチされてDm部357のDDMOとDMIとE 50

保持される。ソースストリング S 2n-1は前回のループで 既にフェッチ済みであって作業用レジスタに保持されて いる。AOとA1とは任意のアドレスであり、一般にワード 境界のアドレスではない。従って、8バイト境界単位で ストリング処理を行なう本発明のデータ処理装置100 で は、ソースストリングをデスティネーションストリング の位置に移動するには両ストリングのアドレスの差を8 で割った余りであるmパイトだけソースのバイトストリ ングをシフトする必要がある。そこで、64ビットのパレ ルシフタによりソースストリング S 2n-1を(64-8m) ビ ット左に、ソースストリング S 2nを8mビット右にシフト することにより T2n-1と T2nとを得る。次に、2 つの32 ビットALII を並列に動作させてT2n-1とT2nとの論理和 として8パイト境界に整置されたデスティネーションス トリングD2nを得て、これを作業用レジスタにストアす る。デスティネーションストリングD2nを得る際に、 A LUでは各パイト毎の論理和出力を並列にゼロ検出するこ とによりヌルストリングの検索を行なう。マイクロプロ グラムの第1回目の16パイト処理のループの後半の8パ イト処理では前半の処理と同様にソースストリング S 2n と S 2n+1とからデスティネーションストリング D 2n+1が 得られる。そして、16パイト境界のデータ(D2n+D2n +1)がパーストモードによるブロック転送でメモリにス

トアされる。 【0172】 本発明のデータ処理装置100 は上述の1ル ープのオペレーションを6クロックサイクルで行なう。 従って、ヌルストリングで終了するパイトストリングを SMOV命令で処理する場合、処理速度は16パイト/6クロ ックサイクル=2.7 パイト/クロックサイクルとなる。 【0173】SMOV命令以外のストリング命令及び上述の 条件以外でSMOV命令を処理する際にも、本発明のデータ 処理装置100 では1つのマイクロ命令で主演算回路350 と副演算同路351 とを制御することにより、2つの32ビ ットデータを並列処理する。また、16バイト毎のバース トモードによるブロック転送を利用して効率よくメモリ をアクセスする。図38に各ストリング命令の処理速度の ピーク値の一覧表を示す。なお、ストリング命令ではマ イクロプログラ人のループ処理以外の前処理と後処理と の部分で数クロックサイクルの処理時間を必要とするた 40 め、短いストリングに対しては単純な命令を使用する場 合より処理時間が長くなることがあるので注意が必要で ある。

【0174】(4.3.5) 「任意長セットフィールド命令」 本発明のデータ処理装置100では、パーストモードによ るプロック転送で16パイト単位でメモリをアクセスし、 整数演算部155でデータを64ビット単位で処理すること により、NSCH、BVMAP、BVEPY、BVPATの任意長セットフ ィールド命令をストリング命令と同様に効率よく処理す る。

50 【0175】任意長ビットフィールド命令を処理する際

にも1つのマイクロ命令で整数演算部155 の二つの演算 回路、即ち主演算回路350 と副演算回路351 とを並列に 動作させて64ビット単位でオペランドを操作する。この 結果、本発明のデータ処理装置100 の任意長ビットフィ ールド命令のクロックサイクル毎の処理性能は従来のデ ータ処理装置の約2倍となる。図39に本発明のデータ処 理装置100 の任意長ビットフィールド命令の処理速度の ピーク値の一覧表を示す。なお、任意長ビットフィール ド命令もストリング命令と同様にマイクロプログラムの ループ処理以外の部分に数~十数クロックサイクルの処 10 理時間を必要とするため、短いビットフィールドでは単 純命令より処理時間が長くなる場合がある。

【0176】(4.4) 「ジャンプ命令の処理」

(4.4.1) 「先行ジャンプ処理の概要」 本発明のデータ処理装置100 の命令パイプラインは6段 構成であり、命令実行を行なうEステージ404 は5番目 のステージである。このため、命令実行段階でジャンプ が実行された場合にはEステージ404 に先行するIFステ ージ400,Dステージ401,Aステージ402 及びFステージ 403 での処理は全てキャンセルされる。各ステージのス 20 テージ処理時間は最小でも1クロックであるため、Eス テージ404 でジャンプを行なった場合には最小でも4ク ロックの無駄時間が発生する。

【0177】ジャンプ命令実行によるパイプラインの乱 れを少なくするため、従来のデータ処理装置では条件分 岐命令の履歴を記憶して履歴に従った分岐予測を行なう ことによりパイプラインの2番目のステージである命令 デコードステージ (Dステージ)401で条件分岐命令を実 行したり、あるいはサブルーチンの戻り先アドレスのコ ピーをチップ内のPCスタック243 に保持してサブルーチ ンリターン命令を同じくDステージ401 で実行する等の 先行ジャンプ処理を行なっていた。しかし、本発明のデ ータ処理装置100 では従来のデータ処理装置の構成に加 えて、パイプラインの3番目のステージであるオペラン ドアドレス生成ステージ (Aステージ)402においても先 行ジャンプを行なったり、あるいは条件分岐命令の非分 岐側と分岐側との2系列の命令コードをフェッチするた めに命令キュー201を2個にする等により先行ジャンプ 処理機構を更に強化している。

【0 1 7 8】本発明のデータ処理装置100 において先行 40 ジャンプ処理を行なう命令と、先行ジャンプを行なうた めに使用するハードウェアとを図40に一覧表として示 す。また、本発明のデータ処理装置100 のジャンプ命令 の処理を行なうステージの関係を図41のブロック図に示 す。

【0179】ジャンプ命令はPC生成部154,アドレス生成 部153 または整数演算部155 のいずれかで処理される。 ジャンプ先アドレスはジャンプ先からの命令フェッチの ために IAパス171(ジャンプ先アドレスパス) により命令 フェッチ部150 へ転送される他、ジャンプ先命令に引き 50

続く命令のPC値を計算するためにPC生成部154 へも転送

【0 1 8 0】PC生成部154 はDステージ401 で動作し、 Dステージ401 での先行ジャンプを処理する。アドレス 生成部153 は A ステージ402 で動作し、 A ステージ402 での先行ジャンプを処理する。A ステージ402 ではま た、条件分岐命令に対するDステージ401 での処理(分 岐または非分岐)の反対側の命令列のアドレス計算処理 を行なう。整数演算部155 はEステージ404 で動作し、 間違った先行ジャンプからの復帰、 EITの起動等のため のジャンプ処理を行なう。

【0181】無条件分岐命令(BRA) に対してEステージ 404 でジャンプを行ななう場合と、Dステージ401 で先 行ジャンプを行なう場合とのそれぞれのパイプライン中 の命令の流れを前者を図42に、後者を図43のタイミング チャートに示す。E ステージ404 でジャンプを行なう場 合にはジャンプ先命令の実行までに4クロックの無駄時 間が発生するが、Dステージ401 でジャンプを行なう場 合には無駄時間は1クロックに減少する。なお、本発明 のデータ処理装置100 では先行ジャンプした BRA命令の A. F. Eステージの処理は行なわれない。

【0182】(4.4.2) 「ジャンプ命令の分類」

本発明のデータ処理装置100 の命令セットには10種類以 上のジャンプ命令が用意されており、その全てのジャン プ命令に対して命令デコードステージ (Dステージ)401 またはオペランドアドレス生成ステージ (Aステージ)4 02で先行ジャンプを行なうことはハードウェアに対する 負荷が大きい。また、実行頻度の関係からその必要もな い。本発明のデータ処理装置100 では実行頻度が低い一 部のジャンプ命令に対しては先行ジャンプ処理を行なわ ない。本発明のデータ処理装置100 の各ジャンプ命令に 対する先行ジャンプ処理の有無と最小処理時間とを図44 に一瞥表として示す。

【0 1 8 3】(4.4.3) 「PC相対アドレス及び絶対アドレ スのジャンプ処理」

BRA、BSR命令とPC相対アドレスへのIMP、ISR命令とをD ステージ401 でデコードした場合には、本発明のデータ 処理装置100 はPC生成部154 で分岐先アドレスを計算し て先行分岐を行なう。また、分岐予測テーブル450 によ り分岐すると予測した Rcc命令、ACR、SCR命令をDステ ージ401 でデコードする場合も、PC生成部154 で分岐先 アドレスが計算されて先行分岐が行なわれる。絶対アド レスへのIMP、ISR命令をデコードした場合には、命令フ ィールドから切り出した絶対アドレスへ先行ジャンプす る。

【0184】先行分岐または絶対アドレスへの先行ジャ ンプの際には、分岐変位pcdispとPC値とを加算する分岐 先アドレス計算または絶対アドレスabs の切り出し処理 はデコード処理と並行して行なわれる。命令デコードを 開始する時点ではpcdispフィールドの位置も absフィー

ルドの位置も不明である。このため、本発明のデータ処 理装置100 では上述の命令のデコード開始と同時にpcdi spフィールド及び absフィールドの位置を予測してジャ ンプ先アドレスの生成を開始する。但1. ACR SCR命令 の一部にはpcdispフィールドの予測が困難なために命令 デコード後に分岐先アドレスの計算を行なう命令もあ

【0185】PC相対アドレスへのジャンプに対しては、 図45に示す4種類のpcdispフィールドについてアドレス が計算される。絶対アドレスへのJMP、JSR命令に対して 10 は、図45に示す2種類の absフィールドの切り出しと符 号拡張処理とが行なわれる。そして、デコード終了時点 でジャンプ先アドレスとなり得る計3つの生成値から1 つが選択されてIFステージ400 へ転送される。

【0186】命令の各pcdispフィールドと absフィール ドとは命令キュー201 から48ビットのIJバス169 を経由 して分岐先アドレス計算部へ転送される。一方、現在デ コード中の命令のPC値はPC計算部241 からPIパス173 を 経由して分岐先アドレス計算部へ転送される。命令デコ 171 に読み出され、命令フェッチ部150 へ転送される。 【0187】Bcc命令の分岐予測は過去1回の実行履歴 に従って行なわれる。過去の実行履歴は図46図の模式図 に示す1ビット×1Kビットの分岐予測テーブル450 に 記憶されており、 Bcc命令の直前にデコードした命令の PC値の下位11ピット(bitOは常に"O")の値に応じて その内の1つを選択して読み出す。 Bcc命令を命令実行 ステージ404 で実行した場合、分岐予測が間違っていた 場合には Bcc命令の直前に実行した命令のPC値の下位11 ビット(boitOは常に 0) の値に基づいて分岐予測テープ 30 ル450 が更新される。

【0188】分岐予測テーブル450の初期値は全て「分 岐しない」である。分岐予測テーブル450 は BMCレジス タと RMPレジスタとにより制御される。 BMCレジスタの Mビットを"1"にするとリング1~3で分岐予測テー ブル450 が動作し、 Bcc命令に対して動的分岐予測が行 なわれる。 BMPレジスタのBPビットに"1"を書き込む と分岐予測テーブル450 はパージされ、分岐履歴は全て 「分岐しない」となる。

【0189】なお、 BMCレジスタの値にかかわらず、DB 40 GACKモードまたは全モードのリング O では分岐予測テー ブル450 は動作せず、全ての Bcc命令は分岐しないと予 測される。ACB、SCB命令に対しては常に分岐すると予測 して先行分岐処理が行なわれる。これらの命令の分岐予 測をソフトウェアで制御することはできない。

【0190】(4.4.4) 「先行リターン処理」 サブルーチンからのリターンを行なう2つのサブルーチ ンリターン命令(RTS, EXITD) 命令) に対しては、本発明 のデータ処理装置100 はDステージ401 での命令デコー ド時に先行リターンを行なう。本発明のデータ処理装置 50

100 はサブルーチンからのリターンアドレスを保持する 16エントリのスタックメモリを内蔵しており、サブルー チンジャンプ命令(BSR, ISR命令)を実行した場合、外 窓メチリトのスタックにブッシュ するサブルーチンから のリターンアドレスのコピーをPCスタック243 にもプッ シュする。

【0 1 9 1】PCスタック243 は図47のブロック図に示す ように構成されている。PCスタック243 は、最近に実行 した16個のサブルーチンジャンプ命令が外部メモリにプ ッシュしたPC値のコピーを保持する。そして、サブルー チンリターン命令をDステージ401 でデコードした際に PCスタック243 からリターンアドレスをポップしてその アドレスへ先行ジャンプする。

【0 1 9 2】PCスタック243 は16エントリのデータ量し か有していないため、サブルーチンのネストレベルが16 を超えた場合にはラップアラウンドして古いデータを保 持しているエントリにオーパーライトする。また、PCス タック243 はDステージ401とEステージ404 とからア クセスされるため、それぞれのステージ用のスタックポ ードの結果、判明した先行ジャンプ先アドレスがJAパス 20 インタ(DP 451, EP 452)を備えている。DP451 は、サブ ルーチンリターン命令がDステージ401 での先行リター ンのためにPCスタック243 からPC値をポップする際に使 用する。EP 452は、サブルーチンジャンプ命令がPC値を PCスタック243 にプッシュする際と、サブルーチンリ ターン命令が先行リターンの検証のためにEステージ40 4 でPCスタック243 からPC値をポップするためとに使用 する。サブルーチンリターン命令が連続した場合等に は、この2つのポインタ451、452の値が一致しない瞬間 がある。従って、DP451 とEP 452とが不一致のままその 後の処理が行なわれることを防ぐため、Eステージ404 でジャンプが発生した場合にはEP 452の内容がDP 451に オーバーライトされる。

> 【0 1 9 3】PCスタック243 からフェッチされた先行リ ターン先のアドレスはほとんどの場合には正しいが、サ ブルーチンの実行中にタスクスイッチが発生したり、あ るいはサブルーチンのネストレベルが16を超えたりした 場合には正しくない場可能性が生じる。このため、先行 リターンを行なったサブルーチンリターン命令は外部メ モリから真のリターン先アドレスをフェッチし、そのア ドレスと先行リターンに使用したアドレスとをPCスタッ ク243 からポップして両者をEステージ404 で比較す る。この場合、2つのアドレスが異なっていれば外部メ モリからフェッチした真のリターン先アドレスヘジャン プする.

> 【0194】RTS命令で先行リターンを行なった際のパ イプライン中の命令の流れを図48及び図49のタイミング チャートに示す。図48のタイミングチャートに示されて いるように、先行リターンアドレスが正しい場合には、 RTS命令の実行からリターン先命令であるADD #1.@(-7 6.FP)命令を実行するまでの無駄時間は1クロックとな

る。一方、図49のタイミングチャートに示されているよ うに、先行リターンアドレスが間違っている場合には R TS命令がEステージ404 でジャンプが行なわれるため、 4 クロックの無駄時間が発生する。PCスタック243 はDB GACKモードでは動作しない。その他のモードではPCスタ ック243 は必ず動作し、ソフトウェアでPCスタック243 の動作を制御したり、あるいはPCスタック243 の内容を 書き換えたりは出来ない。

【0195】(4.4.5) 「命令プリフェッチキュー」 Bcc命令及びACB、SCB命令は条件分岐命令であるため、 本発明のデータ処理装置100 の先行分岐が必ずしも正し いとは限らない。条件分岐命令が分岐すると予測して先 行分岐を行なったが実際には分岐しなかった場合は、F. ステージ404 でその命令の直後の命令に分岐して正しい シーケンスに復帰する。条件分岐命令が分岐しないと予 測したが実際には分岐した場合は、命令実行段階で分岐 先命令へ分岐する。

【0196】本発明のデータ処理装置100では条件分岐 命令の実行速度を向上させる目的で、非分岐側の命令列 をプリフェッチする命令キューA 201A と分岐側の命令 20 列をプリフェッチする命令キューB 2018 との計2つの 命令プリフェッチキューを有する。図50のプロック図に 示す如く、各命令プリフェッチキュー201A、201Bはいず れも16バイトの容量を有し、命令キャッシュ200 からは 8パイト(16パイト境界内の任意の8パイトを一度にフ エッチ可能)単位で命令をフェッチし、外部からは4バ イト(整置された4パイトに限る)単位で命令をフェッ チレ、命令デコード部151 がデコードする命令コード量 に応じて2~8パイトの単位で命令を出力する。

【O 1 9 7】命令キューA 201A(または命令キューB 2 30 01B)から出力された条件分岐命令をDステージ401 でデ コードして先行分岐を行なった場合、命令キューA 201 A(または命令キューB 201B)の内容はそのままにしてお き、命令キューB 201B(または命令キューA 201A)をク リアして分岐先命令の命令をプリフェッチする。命令デ コード部151 は命令キューB 201B(または命令キューA 201A)から出力される命令コードをデコードする。な お、分岐先命令の先頭の16バイト境界内の8バイトの命 令コードは命令キューB 201B(または命令キューA 201 A)をパイパスして命令デコード部151 へも転送される。 【0198】先行分岐を行なった条件分岐命令をAステ ージ402 で処理する際に分岐予測が誤っていた場合、PC 生成部154 を初期化するためにオペランドアドレス生成 部153 では非分岐先アドレス(次命令のアドレス)が計 算される。先行分岐を行なった条件分岐命令の分岐条件 を命令実行ステージ404 で評価して分岐しない条件分岐 命令であると判断した場合、本発明のデータ処理装置10 0 は命令キューB 201B(または命令キューA 201A)と D. A. Fステージで処理中の命令とをキャンセルして

令デコード部151が命令キューA 201A(または命令キュ B 2018)から出力される命令コードをデコードする。 このため、分岐予測結果が正しくなくて間違った先行ジ ャンプを行なった場合でも、命令処理の流れは命令キュ A 201A(または命令キューB 201B)にある元の命令列 に速やかに復帰する。

52

【0199】図51のタイミングチャートに、 BNE命令に 対して間違った分岐予測に従って先行分岐を行なった場 合のパイプライン中の命令の流れを示す。BNE命令が D 10 ステージ401 で先行分岐を行ない、 BNE命令に引き続く

「MOV eR6,R7」以下の命令列を命令キューA 201A が保 持したまま、分岐先命令であるラベルL21 から始まる

「MOV @R6,R4」以下の命令列をもう一つの命令キューB 201B がフェッチし、Dステージ401 以後のパイプライ ン処理が開始される。 BNE命令を E ステージ404 で実行 して分岐予測が間違っていたことが判明すると、分岐先 命令の処理がキャンセルされて非分岐側の「MOV eR6.R 7」以下の命令列のDステージ401 以後のパイプライン 処理が開始される。非分岐側命令列は BNE命令で先行分

岐を行なった後も命令キューA 201A に保持されている ため、 BNE命令が E ステージ404 で非分岐側命令列に復 帰するための処理を行なった場合に新たに命令をフェッ チする必要がない。

【0200】命令キューA 201A(または命令キューB 2 01B)から出力された条件分岐命令をDステージ401 でデ コードした結果、先行分岐を行なわない場合、命令デコ ード部151 は引続き命令キューA 201A(または命令キュ B 201B)の出力をデコードする。命令キューB 201B (または命令キューA 201A)は分岐予測が誤っていた場 合に備えてDステージ401 で計算した分岐先アドレスに 従って命令をフェッチする。先行分岐を行なわなかった 条件分岐命令をAステージ402 で処理する際に分岐予測 が謂っていた場合にはPC生成部154 を初期化する必要が あるため、オペランドアドレス生成部153 では分岐先ア ドレスを計算する。先行分岐を行なわなかった条件分岐 命令の条件コードを命令実行ステージ404 で評価した結 果、分岐する条件分岐命令であると判断した場合、本発 明のデータ処理装置100 は命令キューA 201A(または命 令キューB 201B)とD, A, Fステージで処理中の命令 40 とをキャンセルして命令処理の流れを分岐先の命令列へ 移行する。また、命令デコード部151 は命令キューB 2 01B(または命令キューA 201A)から出力される命令コー ドをデコードする。このため、分岐予測結果が正しくな くて先行ジャンプを行なわなかった場合でも、命令処理 の流れは命令キューB 201B(または命令キューA 201A) にある分岐先の命令列に速やかに移行する。

【0201】図52のタイミングチャートに、 BNF命令に 対して間違った分岐予測に従って先行分岐を行なわなか った場合のパイプライン中の命令の流れを示す。BNE命 命令処理の流れをその命令の直後の命令列に復帰し、命 50 令はDステージ401 で先行分岐を行なわないためパイプ

5.4

ラインは BNE命令に引き続く非分岐側命令列の処理を継 続する。しかし、 BNE命令が E ステージ404 で分岐する ことに備えて BNE命令の分岐先アドレスがDステージ40 1 で計算され、命令フェッチ部150 はラベルし21 から始 まる「MOV eR6,R4」以下の命令列を非分岐側命令を保持 する命令キューA 201A とは異なるもう一つの命令キュ B201Bにフェッチする。 BNE命令の条件コードを命令 実行ステージ404 で評価した結果、分岐する条件分岐命 令であることが判明すると、非分岐先命令の処理がキャ ンセルされて分岐側の「MOV @R6,R4」以下の命令列のD ステージ401 以後のパイプライン処理が開始される。分 岐側命令列は BNE命令をAステージ402 で処理した直後 に命令キューB201Bにフェッチされているため、 BNE命 令がEステージ404 で分岐を行なった場合に分岐先命令 を新たにフェッチする必要はない。

【0202】2つの条件分岐命令を連続して処理した り、ほとんど隔たりなく連続して処理する場合、先行す る条件分岐命令が命令実行ステージ404 に到達する前に 後続の条件分岐命令の分岐先から命令をフェッチする要 求が出される場合がある。この場合、先行する条件分岐 20 命令が実行されて分岐、非分岐が決定するまで2つの命 令キューはいずれも内容を保持する必要があり、後続の 条件分岐命令の分岐先命令をフェッチすることはできな い。本発明のデータ処理装置100 ではこのため、後続の 冬件分岐命令の分岐先アドレスを登録する専用の分岐先 アドレスレジスタ202 を命令フェッチ部150 に備えてい る。先行する条件分岐命令が実行され、後続する条件分 岐命令の処理が有効となった段階で、命令フェッチ部15 0 は分岐先アドレスレジスタ202 のアドレスからフリー になった命令キューに命令をプリフェッチする。

【0203】サブルーチンリターン命令及び無条件ジャ ンプ命令に対しては、命令キューは1つしか使用されな い。毎条件ジャンプ命令に対してDステージ401 または A ステージ402 で先行ジャンプを行なう場合、現在使用 中の命令キューの内容がクリアされてその命令キューに ジャンプ先の命令がプリフェッチされる。この際、もう 一方の命令キューは先行する条件ジャンプ命令の分岐予 測と反対側の命令を保持したままになる。また、無条件 ジャンプを行なう命令をデコードした場合。 本発明のデ ータ処理装置100 の命令デコード部151 はジャンプが宝 40 行されるまでの間、後続命令のデコードを休止する。先 行リターンが間違っていたり、 EITが起動されたりする ことによりEステージ404 でジャンプが発生した場合は 2つの命令キューは共にクリアされる。

【0204】(4.4.6) 「各ジャンプ命令の動作」 以下に、本発明のデータ処理装置100 が備える各ジャン プ命令の処理について説明する。

【0205】1) BRA命令

BRA命令はDステージ401 で必ず先行ジャンプを行な

RA命令の分岐先アドレスが計算され、 BRA命令のデコー ド直後に先行分岐を行なう。従って、 BRA命令の処理時 間は命令のフェッチとデコードとに要する時間の計2ク ロックサイクルとなる。 RRA命令では現在使用中の命令 キューがクリアされ、分岐先アドレスから新たに命令が フェッチされる。 BRA命令はAステージ402 以降では例 理されず、Dステージ401 での処理完了後にパイプライ ン中で消滅する。但し、セルフデバッグ中または DBGデ バッグ中はPC値を転送するためにパイプライン中から消 滅せずにAステージ402 以降も処理される。

【0206】2)JMP命令

JMP命令はジャンプ先アドレッシングモードに依存して Dステージ401 またはAステージ402 で先行ジャンプを 行なう。絶対アドレスモードまたは32ビットディスプレ ースメント付きPC相対モードのJMP命令はDステージ401 で先行ジャンプを行なう。Dステージ401 では IMP命 令に対して命令デコードと並列にジャンプ先アドレスの 計算が行なわれるため、Dステージ401 で先行ジャンプ を行なう JMP命令の処理時間は BRA命令と同じく2クロ ックサイクルとなる。16ビットディスプレースメント付 きPC相対モードのIMP命令はAステージ402 で先行ジャ ンプを行なうため、処理時間が3クロックサイクルとな る。

【0207】絶対アドレスモード及びPC相対モード以外 のアドレッシングモードの JMP命令に対してはAステー ジ402 で必ず先行ジャンプを行なう。A ステージ402 の 処理時間はアドレッシングモードに依存して異なるた め、Aステージ先行ジャンプを行なう IMP命令の処理時 間は最小3クロックで、アドレッシングモードが複雑に 30 なればその分増加する。

【0208】3) Bcc命令

Bcc命令は過去1回の実行履歴による分岐予測に従って Dステージ401 で先行ジャンプを行なう場合と、常に先 行ジャンプを行なわない場合とがある。実行履歴は1 K パイトのテーブルに記憶されており、 Bcc命令の直前に デコードした命令の下位11ビット(最下位ビットは常に ゼロ)の値に従って実行履歴が参照されて Bcc命令の分 岐予測が行なわれる。

【0209】先行ジャンプの有無に関係なくPC生成部15 4 は Bcc命令のデコードと並列にDステージ401 で分岐 先アドレスを計算し、命令フェッチ部150へ転送する。 分岐すると予測した場合は非分岐先命令コードを命令キ ュー201 に保持したまま、もう一方の命令キューに分岐 先命令をフェッチしてデコード処理が開始される。従っ て、分岐岐予測が正しい場合の先行ジャンプを行なう B cc命令の処理時間は2クロックサイクルとなる。分岐し ないと予測した場合は非分岐先命令コードが現在使用中 の命令キューから出力されつつもう一方の命令キューに 分岐先命令コードがフェッチされる。従って、分岐岐予 う。PC生成部154 では BRA命令のデコードと並列して B 50 測が正しい場合の先行ジャンプを行なわない Bcc命令の 処理時間は1クロックサイクルとなる。

【0210】Bcc命令の真の分岐条件はEステージ404 で評価され、分岐予測が正しかった場合はパイプライン を乱すことなく処理を終了するが、分岐予測が誤ってい た場合には待機中の命令キューに保持されている非分岐 先命令または分岐先命令に処理が切り替えられる。従っ て、分岐予測が正しくない場合の Rec命令の処理時間は 分岐予測結果とは無関係で、4クロックサイクルとな る。なお、分岐予測が誤っていた場合には Bcc命令の直 前に E ステージ404 で実行した命令の下位11ビット (最 10 BSR命令はジャンプ先のアドレッシングモードに依存し 下位ビットは常にゼロ)の値に基づいて分岐履歴の更新 も行なわれる。Bcc命令をAステージ402 で処理する場 合は分岐予測が誤っていたことに備えて分岐予測と反対 側の命令アドレスを計算し、分岐予測が外れた場合にE ステージジャンプを発行してPC生成部154 を初期化する ために使用する。

【0211】4)ACB, SCB命令

ACB命令と SCB命令とは BMCレジスタのMビット, 実行 したリングあるいは分岐履歴には関係なく、常に分岐す ると予測してDステージ401 で先行ジャンプを行なう条 20 件分岐命令である。本発明のデータ処理装置100 ではAC B. SCB命令の先行ジャンプをディスエーブルすることは できない。ACB、SCB命令にはそれぞれ複数の命令フォー マットがあり、命令フォーマットとpcdisp長とに依存し て先行ジャンプ処理に必要な時間が異なる。

【0212】O、Rフォーマットでpcdispが8ビットで ある場合はDステージ401 でACB, SCB命令のデコードと 並列して分岐先アドレスの計算が行なわれ、非分岐先命 令を一方の命令キューに保持したままもう一方の命令キ ューに分岐先命令がフェッチされてデコード処理が開始 30 する。従って、分岐する場合の命令処理時間は2クロッ クサイクルである。Eステージ404 で分岐条件が評価さ れ、分岐しないと判明した場合は命令キューに保持され ている非分岐先命令のデコードを再開する処理が行なわ れるため、命令の処理時間は7クロックサイクルとな る。

【0213】G、Eフォーマットでpcdispが8ビットで ある場合はDステージ401 で3クロックサイクルを要し TACB. SCR命令をデコードした後に分岐先アドレスの計 算が行なわれ、非分岐先命令を一方の命令キューに保持 40 したままもう一方の命令キューに分岐先命令がフェッチ されてデコード処理を開始する。従って、分岐する場合 の命令処理時間は4クロックサイクルである。Eステー ジ404 で分岐条件が評価され、分岐しないと判明した場 合は命令キューに保持されている非分岐先命令のデコー ドを再開する処理が行なわれるため、命令の処理時間は 8 クロックサイクルとなる。

【0214】pcdispが8ビット以外である場合はフォー マットによらず命令の処理時間は同じである。この場合 もDステージ401 でACB, SCB命令がデコードされ、分岐 50 先アドレスが計算されて非分岐先命令を一方の命令キュ 一に保持したままもう一方の命令キューに分岐先命令が フェッチされてデコード処理を開始する。分岐する場合 の命令処理時間は3クロックサイクルである。Fステー ジ404 で分岐条件が評価され、分岐しないと判明した場 合は命令キューに保持されている非分岐先命令のデコー ドを再開する処理が行なわれるため、命令の処理時間は 8 クロックサイクルとなる。

【0215】5) BSR命令

てDステージ401 で RSR命令のデコードと並列して分岐 先アドレスが必ず計算される。A ステージ402ではサブ ルーチンからの復帰先アドレスである BSR命令の次の命 令のアドレスが計算される。Eステージ404 とSステー ジ405 とはその復帰先アドレスをそれぞれPCスタック24 3 とメモリのスタックトップとヘプッシュする。従っ て、 BSR命令の処理時間は2クロックサイクルである。

【0216】6) JSR命令

JSR命令はジャンプ先のアドレッシングモードに依存し てDステージ401 またはAステージ402 で先行ジャンプ 処理を行なう。絶対アドレスモードまたは32ビットディ スプレースメント付きPC相対モードのISR命令はDステ ージ401 で先行ジャンプを行なう。Dステージ401 では JSR命令に対して命令デコードと並列にジャンプ先アド レスの計算が行なわれるため、Dステージ401 で先行ジ ャンプを行なう ISR命令の処理時間は BSR命令と同じく 2 クロックサイクルとなる。16ビットディスプレースメ ント付きPC相対モードのISR命令はAステージ402 で先 行ジャンプを行なうため、処理時間が3クロックサイク ルとなる。サブルーチンからの復帰先アドレスはAステ ージ402 でアドレス加算器を使用してジャンプ先アドレ スの計算の次のクロックサイクルで計算され、E、Sス テージでそれぞれPCスタック243 とメモリのスタックト ップとにその復帰先アドレスがプッシュされる。

【0217】絶対アドレスモード及びPC相対モード以外 のアドレッシングモードの ISR命令に対してはAステー ジ402 で必ず先行ジャンプを行なう。A ステージ402 の 処理時間はアドレッシングモードに依存して異なるた め、Aステージ先行ジャンプを行なう ISR命令の処理時 間は最小3クロックで、アドレッシングモードが複雑に

なればそれに対応して増加する。サブルーチンからの復 帰先アドレスはDステージ401 でPC生成部154 を用いて 計算され、E、SステージでそれぞれPCスタック243 と メモリのスタックトップとにその復帰先アドレスがプッ シュされる。

【0218】7) RTS命令

RTS命令はPCスタック243 からリターン先アドレスをフ ェッチすることによりDステージ401 で先行ジャンプを 行なう。命令デコード部151 で RTS命令をデコードした 場合はPC生成部154 のPCスタック243 からリターン先ア

【0219】8) EXITD実

EXITD命令は RTS命令と同じくPCスタック243 からリタ ーン先アドレスをフェッチすることによりDステージ40 1 で先行ジャンプを行なう。命令デコード部151 で EXI TD命令をデコードした場合はPC生成部154 のPCスタック 243 からリターン先アドレスがポップされ、Dステージ 401 でそのアドレスヘプリリターンする。 EXITD命令は Aステージ402 で複数のステップコードに分解されて処 理される。最後のステップコードに対応するFステージ 処理でメモリのスタックから真のリターン先PCがポップ される。Eステージ404 では再びPCスタック243 からプ リリターンに使用したアドレスがPCスタック243 からポ ップされ、Fステージ403でメモリからポップした真の リターン先アドレスと比較されるる。プリリターンアド レスと真のリターン先アドレスとが一致すればプリリタ ーンは正しく行なわれたことになり、Eステージ404 で のジャンプ動作は行なわない。一致しなければプリリタ ーンが正しくないと判断され、Eステージ404 で真のリ ターン先アドレスへジャンプする。 EXITD命令の処理時 間は復帰するレジスタ数に依存して異なるが、リターン 動作のみに要する時間はプリリターンが正しい場合には 2クロックサイクルに、プリリターンが正しくない場合 には6クロックサイクルにそれぞれなる。

【0220】(4.5)「バイブラインインターロック」 本発明のデータ処理装置100の命令パイプラインでは、 先行命令のデータの書き込みと後統命令のデータの認み 出しのと間で RMデータルザード(Read-After-Brite da ta hazard)が発生することを防止する目的で、ハードウ エアによるパイプラインインターロック機構を備えている。 RMデータハザードは先行命令の演算結果の書き込 みとオペランドのアドレス生成のための接続命令のデータの認み出しとが近接した命句間で行なわる場合。 及 び先行命令の演算結果のメモリへの書き込みと後統命令 のメモリテータの読み出しとが近接した命令間で行なわれる場合。 装置 100 ではこの二種類の RMデータハザードをスコア ボードレジスタ480 及びタグアドレス付きオペランドブ リフェッチキュー291 により回避している。以下、上述 の二種類の RMデータハザードの回避を目的とした構成 とそのためにバイブラインインターロックで無駄になる 処理時間について説明する。

【0221】(4.5.1)「オイランドアドレスの生成」 図53のブロック図に本発明のデータ処理装置(10のオペ ランドアドレス生成機構の構成例を示す。命令パイプラ 10 イン中でオイランドのアドレスを生成するAステージ和 2 はレジスタへの演算結果の書き込みを行なう F&ステー ジ和4 よりも2ステージ前段にあり、またメモリへの演 算結果の書き込みを行なう Sステージ和5 よりも3ステー 一ジ前段にある。従って、条行命合が演算報とレジス タまたはメモリに書き込む可能性がある場合、後統命令 は同じレジスタまたはメモリ領域からデータを読み出す ことができない。

【0222】本発明のデータ処理装置100ではオペランドアドレス生成時に発生するこの RMデータハザードを20 ハードウェアが検知してパイプラインをインターロックする。先行命令のオペランド書き込み場所はその命令がAステージ402で処理された際に図540模式関に示すスコポポードレジスタ400を発金される、発統命令のAステージ処理を行なう場合、ハードウェアがこのスコアボードレジスタ480をチェックしてオペランドのアドレス生成に使用するデータと先行命令の書き込みオペランドとで RMデータハザードが検知された場合には、後統命令の処理は先行命令のオペランド書き込みが終了する30までAステージ402でストールされる。

【0223】スコアボードレジスタ480 は16個の汎用レ ジスタ20G のそれぞれについてデータの書き込みの有無 をチェックし、データの書き込みがある場合はAステー ジ402 で対応する位置に書き込み予約ビット"1"が登 録される。書き込み予約ビットはパイプライン中の命令 と同期してスコアボードレジスタ480 中をシフトする。 汎用レジスタ20G へのオペランド書き込みはEステージ 404 で行なわれるため、レジスタの登録ビットはFステ ージ404 で命令が実行された後にスコアボードレジスタ 40 480 からシフトアウトされる。図54では説明を簡単化す るために F. Fステージとそれぞれに 1 つのスコアボー ドレジスタ480 を対応させた模式図を示しているが、実 際のスコアボードレジスタ480 はキューイングする R コ ード226とパイプライン間の作業用ラッチとにも対応し て存在しており、合計4つのスコアボードレジスタが存 在する。

タの読み出しとが近接した命令間で行なわれる場合、及 び先行命令の演算報のメモリへの書き込みと後統命令 のメモリデータの読み出しとが近接した命令間で行なわ れる場合に発生する可能性がある。本発卵のデータ処理 50 チェック関係例が読み出しりツースに書き込み子物が

プラインストールは発生しない。

行なわれているか否かを調べる。 RAWデータハザードが 検出された場合には、先行命令の処理が進み、書き込み 予約ピットがスコアボードレジスタ480 からシフトアウ トされるまで後続命令はAステージ402 でストールす る。図55のタイミングチャートに RAWデータハザードに なるパイプラインインターロックにより Aステージ402 で命令がストールする場合の、また図560タイミングチャートにコンパイラがパイプラインストールを回避する ために命令の順序を変更した場合のパイプライン処理の 流れをそれぞれ示す。

【0 2 2 5] 図55では「ADD R3, R2 」命令の演算結果を格納するデスティネーションレジスタと引き繋ぶ「ADD #1,e(-4, R2)」命令のオペラシドアドレス影称に使用するベースレジスタとが同一であるために RAWデータハザードが検出され、パイプラインがインターロックされて「ADD #1,e(-4, R2)」命令がよクロックサイクルに亙ってA ステージ402 でストールしている。一方、図56では命令の実行関手を入れ替えることにより、 RAWデータハザードを尼とす上述の 2 命令の側にこれらの合かの演算とは独立関係の5つの命令を挿入してパイプラインイン 20 ターロックによるストールを排除し、命令の実行に要する時間を2 クロックサイクルのなくすることに表別している。コンパイラは図55に示すオペランドアドレス生成に伴うパイプラインインターロックがなるべく発生しないように命令を解除し、本の学のなるペイ発生しないように命令る解留すべきである。

【0226】本発明のデータ処理装置100の命令パイプ ラインは上述の RAWデータハザートの問題と同じく、ス タックプッシュまたはスタックポップによるスタックポ インタ値の変更と後続命令のオペランドアドレス生成と に関してもやはり RAWデータハザードの問題がある。し かも、スタックプッシュまたはスタックポップアドレッ シングはアーギュメントのプッシュまたはレジスタの退 避復帰のために連続して使用される可能性が高い。従っ て、本発明のデータ処理装置100 ではスタックプッシュ とスタックボップとに伴う RAWデータハザードを回避す るため、図57のブロック図に示すように、Aステージ40 2 からEステージ404 までの各パイプラインステージに 作業用スタックポインタを備えている。A ステージ402 の作業用スタックポインタと F.ステージ404 の作業用ス タックポインタとは1、2、4、8のインクリメント/ デクリメントが可能であり、スタッププッシュまたはス タックポップにより独立して作業用SP値を変更する。

【0227】Aステージ402 で計算されたスタックポインタ値はパイプライン中の命令の流れに使って図57のF ステージ作業用SP 501, Eステージ作業用SP 502の順に 転送され、命令終了段階で乗5MSC のSP(SPI, SPO, SP 1, SP2, SP2の1つ) に格特される。後つて、後移の命 令はAステージ402 でオペランドのアドレス生成を行な う際に、即底に最新のスタックポインタ値をAステージ 化業用SP 500分 訴訟出せるとが可能であるので、パイ。50

【0228】 図85に先行命令のオペランドと後後命令の アドレッシングモードとの組み合わせと、各組み合わせ に対するパイプラインストールの有無の一覧を示す。な お、レジスタ相対アドレスへのジャンプ等のように、汎 用アドレッシングモードでシャンプ先アドレスを指定す るジャンブ命令のジャンプ先アドレスの計算においても オペランドアドレス計算時と同様に、保軽データハザード が発生する可能化がある。本部印のデータ処理表置100 では、ジャンブ命令のジャンプ先アドレスの計算におい では、ジャンブ命令のジャンプ先アドレスの計算におい

でもオペランドアドレスの計算と同じパイプラインイン ターロック機構が動作するため、間違ったアドレス計算 が行なわれることはない。

【0229】(4.5.2) 「メモリオペランドのリードライト」

本発明のデータ処理装置100 の命令パイプラインでは、 命令の実行ステージである E ステージ404 の前段にメモ リオペランドのフェッチを行なう F ステージ403 を備 え、先行命令の命令実行中に後統命令のメモリオペラン

20 ドをブリフェッチする。プリフェッチしたオペランドは 図99の模式似に示す2エントリのオペランドプリフェッチュー291 に格納される。メモリオペランドのプリフェッチは水行命令の種類とは無関係に行なわれるため (但し、先行命令が条件分岐命令Bccまたは条件トラップ命令であってデータキャッシュミスの際には後続命のメチリオペランドのプリファッチは行なわれない)

、先行命令がメモリにデータをストアする場合にはプ リフェッチデータとストアデータとに重複する部分があ るか否かをチェックする必要がある。

【0230】このため、本発明のデータ処理装置100ではプリフェッチネペランドをアドレスタゲ付きで整置された8水イト単位で保持し、先行命令のストア動作が行なわれた際のデータの重複をチェックする。ドステージ403でフェッチした8水イト境界毎のオペランドはその令がストアバッファ(SBMTM)292にメモリオペランドを書き込む際に、書き込みデータのアドレスがチェックされた上で、重複したパイトのデータがDVパス164から上書きされる。

○ 【0231】オペランドがストアされる場合、Eステージ404でデータキャッシュのタグをアクセスしてキャッシュヒット/ミス64間ペられる。キャッシュヒットの場合、Sステージ405でデータキャッシュのデータ部をアクセスしてビットしたエントリがオーペーターとでは、ストアデットとなっ、ストアデータ、P(値、ストア情報が格前される。従って、1回のストア動作でデータキャッシュが2クロックサイクル(E、Sステージ)の間ピジーとなり、その直後にメモリからオペランドをファッり。 チする命者がある場合、その命令は2クロックサイクル

ストールすることになる。

【0232】メモリへのデータストアが連続する場合 は、先行命令のSステージでの動作(データキャッシュ のデータ部アクセス)と後続命令のFステージでの動作 (データキャッシュのタグ部アクセス) とがオーバラッ プレア実行されるため、ストアパッファ(SRDATA)292 に 空きがある限りは1クロックサイクル毎にストア動作が 行なわれる。ストアバッファ(SBDATA)292 では8バイト 境界毎のストアオペランドとその物理アドレスをそのス トアオペレーションを行なった命令のPC値とストアに関 10 連する情報と共に保持する。本発明のデータ処理装置10 0 ではメモリデータをストアする場合、データキャッシ ュの書き換え動作を行なうと同時に2エントリのストア バッファ(SBDATA)292 にデータを登録する。従って、ス トアバッファ(SBDATA)292 のデータと重複するアドレス のデータキャッシュの内容は既に書き変わっている。ま た、ストアパッファ(SBDATA)292 からメモリへの書き込 みは他の全てのメモリアクセスより高い優先順序で行な われるため、ストアパッファ(SBDATA)292 のデータと後 続命令のフェッチデータとの間で RAWデータハザードが 20 発生することはない。

【0233】関印のタイミングチャートにメモリェペランド間の RAFデータハザードを選けるためパイプライン 中で接続合かがストールする場合の、また関2のタイミングチャートにコンパイラが命令の順序を入れ換えてこのストールを回避した場合のバイブライン処理の流れをそれぞれ示す。

【0234】図61では、先行命令「MUI、#10.@(RO)」が メモリヘデータストアを行ない、後続命令「MOV @(8.F P).RO」がメモリからデータフェッチする場合、2つの 命令間での RAWデータハザードの発生を回避するため に、先行命令「MUL #10,e(RO)」のストアパッファ(SBD ATA)292 へのストア処理が終了するまでは後続命令「MO Ve(8, FP),RO | はオペランドプリフェッチキュー291 の内容を使用することができず、パイプライン中でスト 一ルする。また、次の命令「MOV ⊕(12.FP).R1 | は、先 行命令によりデータキャッシュが使用されているため、 オペランドフェッチができず、Fステージ403 の開始ま でに2クロックサイクルの間ストールしている。一方、 図62では命令の順序を入れ替えることにより、メモリオ 40 ペランド間の RAWデータハザードによるパイプラインイ ンターロックによる命令のストールを回避し、処理時間 を1クロック削減している。

【0235】 メモリへのオペランドをストアする命合と メモリからのオペランドとをフェッチする命令とが連続 した場合、後総命令がストールする時間は先行命令のストアデータが8パイトの境界をクロスするか否かにも依存する。メモリオペランド間の RMFデタルザードによる本発明のデータ処理装置100のストール時間を図63に一頓表として示す。 【0236】(4.5.3) 「ジャンプ命令及び後続命令の前処理」

本等期のデータ処理整置100 の命令パイプラインでは、 命令の実行ステージである E ステージ404 の前段に命令 のブリフェッチを行なう F ステージ403 を備え、先行 命令の命令実行中に後統命令をプリフェッチし、更にそ の命令のメモリオペランドをプリフェッチする場合もあ る。特に本発明のデータ処理装置100 では、命令デコー ド段階令分失予測により先行が終を行なうため、後統命 令は非分核側になる場合との両方の 可能性がある。ここではそのような両方の命令の処理を 考える。

【0237】プリフェッチは全てリードオペレーションであり、1/0額域以外から行なわれる限りはメモリの内容を破壊することはない。しかし、プリフェッチはブログラマから見れば本来フェッチすべきでないメモリアドレスに対するリードオペレーションを引き起こし、そのアドレスに対してバスから何の応答もなくハングアップしたり、ウォッチドグタイマが応答するまでの長い期間に反ってバスオイクルを専行して全体の性能を任うさせる等の問題がある。特に条件ジャンプを行なう命令(Bcc, Aus, SCB, Table)の場下は後の命令が不合理なアドレスをアケセスする場合に関盟となる。

【0238】本発明のデータ処理装置100ではこのような問題に対して、以下に示す手法で非合理なアトレスへのリードオペレーションを回避している。但し、以下の手法では命令プリフェッチの多く(非分検側アドレス、尺倍相ジャンプ先アドレス)は回避されないため、命令のプリフェッチが非合理なアドレスに対して行なわれないように注意するを要がある。

【0239】1)無条件ジャンプ命令に引き続く命令(非 ジャンブ制命令)の処理を行なわない。但し、非ジャン ブ制命令のフェッチは行なわれる(図64の命令列の模式 図参照)。

2)条件ジャンブを行なう命令(Bcc、ACB、SCB、TRAP)ではジャンプ、非ジャンプが確定するするまでその後全ての命令のオペランドプリフェッチを外部のメモリからは行なわない(図65の命令列の模式図参照)。

40 3)条件ジャンプ行なう命令(Bcc、ARB、SCR、TRAP)では ジャンプ、非ジャンプが確定するまでその後のジャンプ 命令では絶対アドレス、P(相対以外のジャンプ先アドレ ス計算処理を行なわない(図600命令列の根表図参照)。 1)は本来来実行しない命令の処理を止けるのみで!) が原因となるパイプラインインターロックによる性能低 下を防ぐには無条件ジャンプを作る骨削減するしかない。 2)は条件ジャンプを行なう命令の直後と非キャッシュ領域からのロード命令等を実行する場合に問題になる。但 し、内破データキャッシュがヒットする場合のリドア 50 クセスまたは内蔵データKM へのリードアクとて気体行

64

する条件ジャンプを行なう命令の条件決定前に行なうた め問題はない。3)の頻度は非常に小さいと考えられる が、この場合にはパイプラインインターロックにより2 クロックサイクルの無駄時間が発生する。3)の場合、本 発明のデータ処理装置100 は先行する条件ジャンプを行 なり命予かEステージ404 で処理されるまで、後続する ジャンプ命令がEステージ402 でストールする。

【0240】(5) 「外部アクセス動作」

(5.1) 「入出力信号線」

図67の模式似に本発明のデータ処理装置100 の入出力信 10 号を示す。本発明のデータ処理装置100 は電源VC と接 地CND、32本のデータビンと32本のアドレスピン、入力 クロックUK の他に種々の制御信号を入出力する。な お、図67及び以下の説明において「#」は負論理信号で あることを意味している。

[0241] CLK 600 は外部入力クロックであり、本発明のデータ処理装置100 の動作クロックと同一周波数のクロックである。4RESET 6014本発明のデータ処理装置100 を初期化する信号である。アドレスストローブ*MS 602 はアドレスとへ出力されたデータアドレスが有効20であることを示す。リードライト信号N/4年 603はデータビンでのバスサイクルが入力か出力かを区別する。

【0242】データストローブ信号=108 504 は木発明のデータ処理装置100 がデータ入力準備を完了したこと、または本発明のデータ処理装置100 からデーカか出力されたことを語す。#DC 605 は本発明のデータ処理装置10 0 にデータアウセスサイクルを終了してもよいことを通知する信号である。2 ビットの信号BAT1: 2 606はアドレスピンへ出力されるアドレスの種類を示す。3 ビットのパイトコントロール信号6013 507 は4 パイト幅のデータバス102の各パイトのデータが有効であるか無効であるかを示す。

【0243】ホールドリクエスト信号網取到 608 は本発明のデータ処理装置100 にハス構を要求する信号である。組版係 609 は本発明のデータ処理装置100 がホールドリクエスト信号網取到 608 を受け付けてバス権を他のデバイスに渡したことを示が信号である。3 だットのIR 1002 610は外部制込み要求信号である。1 206、611 は本発明のデータ処理装置100 が外部制込み要求信号 IRIO:2 610に応じて外部制込みを受け付け、割込みベクトルア 40 クセスサイクルを行なっていることを示す信号である。プロックも認当 / クェスト信号: 816 には、バスサイクルを4回のバースト転送で行なうことを要求する信号である。信号400KF 613はバースト転送を受け付けたことを示す信号である。信号400KF 613はバースト転送を受け付けたことを示す信号である。

【0244】(5.2) 「外部デバイスのアクセス」 図1に示す本発明のデータ処理装置100を用いたシステ ムの例では、本発明のデータ処理装置100と主記憶装置 33、周辺回路105 及びASIC 104とがデータビンにつなが るデータバス102、アドレスセンにつながるアドレスバス 50 101 の他、各信号8AT1:2 606, #BC0:3 607, #AS 602, R /輝 603, #DS 604, #DC 605, #BL 612,#BURST 613でも 接続されている。CLK 600 はシステム全体に供給されシ ステムの基本タイミングを決定する。

【0245】 本発明のデータ処理装置100では信号#85 614によってバスサイクルが起動する。本芽明のデータ 処理装置100の基本的なパスタペレーションを図8675至 図73のタイミングチャートに示す。なお、図68及び図69 のタイミングチャートが単一転送の例を示し、図70万至 図73のタイミングチャートがパーストモードのブロック 転送の例である。

【0246】バスサイクルの開始、即ちクロックCLK 60 0 の立ち上りに同期して信号#RS 614 がアサートされ、 以下の信号R/#W 603, BAT1:2 606, #BC0:3 607, A00:31 616, #BCO:3 607, #BL 612にアクセスに関する情報が出 力される。これらに続いて信号#AS 602 がCLK 600 の立 ち上りに同期してアサートされ、信号#DS 604 が次のCL K 600 の立ち上りに同期してアサートされる。信号#AS 602 のローレベル出力は上述の各信号が有効なことを示 しており、外部回路は信号#AS 602 の立ち下りでこれら の信号を取り込むことが可能になる。ライトサイクルで あれば、信号#DS 604 のアサートと同時にデータ信号DO 0:31 615ヘデータが出力される。信号#BS 614 はバスサ イクル中の開始1クロックサイクル後のCLK 600 の立ち 上りでネゲートされ、信号#AS 602 は次のCLK 600 の立 ち下がりでネゲートされる。2クロックサイクル後のCL K 600 の立ち上りからクロックサイクル毎に信号#DC 60 5 がサンプリングされ、信号#DC 605 にローレベルが入 力されたCLK 600の立ち上がりに同期して信号#DS 604 がネゲートされる。アクセスに関する各信号は信号#DS 604 がネゲートされるまで有効である。なお、各図中の ○印はサンプリングタイミングを示す。

【0247】図88のタイミングチャートは単一転送によるゼロウエイト及び1ウエイトのリードオペレーションのタイミングを示す。図89のタイミングチャートは単一転送によるゼロウエイト及び1ウエイトのライトオペレーションのタイミングを示す。なお、単一転送では信号#3L 612 がネゲートされ、信号#DIRST 613は無視される。

【0248】図70万至図73のタイミングチャートはバーストモード は4ワードのデータを照時間に入出力するために使用され、ゼロウエイトのバーストモードでは5クロックサイクルに4ワードのデータを転送することが可能である。 バーストモードは信号時間。fi2 がプサートされたバスサイクルの第1 転送サイタルで信号時間とfi2をアサートすることにより指定され、1つのアドレス出力に対して同一の15バイト境界内の4ワードのデータが転送される。

50 【0249】バーストモードでは信号#BS 614 がアサー

トされたタイミングの2クロック後のCLK 600 の立ち上 がり時から各クロック版に得号がC 605 がサンブリング され、信号的C 605 の 40目60アサートの販売でバスサ イクルが終了する。図70はアーストモードによるゼロウ エイトのリードオペレーションのタイミングを示し、図 71は第1 サイクルが3 ウエイト, 第2~41 サイクルが全 て 1 ウエイトである場合のリードオペレーションのタイ ミングを示す。図72はバーストモードによるゼロウエイ トのライトオペレーションのタイミングを元、図73は 第 1 サイクルが3ウエイト, 第 2~4 サイクルが全て 1 ウエイトである場合のライトオペレーションのタイミン グを示す。

【0250】(6) 「ストリング操作命令, ビットマップ 操作命令に関連するデータ演算部の構成」

【0251】(6.1) 「データ演算部の構成」 参照符号10, 11, 12, 13, 14, 15はいずれも32ビットバ スであり、それぞれS1パス、S2パス、S3パス、S4パス、 D1パス、D3パスと称される。参照符号16、17は外部のメ モリ装置、ステップ主記憶装置103 をアクセスする際 に、アクセスすべきアドレスをセットするための32ビッ トのメモリアドレスレジスタである。以下、参照符号16 を AA1レジスタと称し、参照符号17を AA2レジスタと称 30 す。 AA1レジスタ16,AA2レジスタ17へのアドレスの設定 及び読み出しはそれぞれS1バス10、S2バス11を介して行 なわれる。また、 AA1レジスタ16, AA2レジスタ17にはそ れぞれカウント値指定レジスタ18、19が備えられてお り、"1","2","4","8"のインクリメント /デクリメントが可能である。 AA1レジスタ16及び AA2 レジスタ17が示すメモリアドレス値はAAパス160 からオ ペランドアドレスレジスタ299 を経由してOAパス172 へ 出力され、パスインターフェース部157 に入力される。 【0252】参照符号20は、30個の32ビットレジスタで 40 構成されるレジスタファイルである。ROレジスタからR2 9 レジスタで構成されている。各レジスタは、D1パス14 及びD3パス15からの入力経路とS1パス10、S2パス11、S3 パス12及びS4パス13への出力経路とを有する。第1ALU レジスタA 21と第1ALU レジスタB 22とは、「32ビット +拡張ビット1ビット」の33ビット幅のレジスタであ り、共にS1パス10及びS2パス11からの入力経路と第1AL U 23へ出力する経路とを有し、入力データをサイズ,符 号に応じて33ピットデータに符号拡張または0拡張す

3.

【0253】第1ALU 23は、第1ALU レジスタA 21と第 IALU レジスタB 22とから送られてくるデータ間で加減 算及び論理預算等を実行し、結果を加レジスタ24へ出力 する。この際、演算結果に応じた各フラグ情報を同時に 割り出し検出フラグ40として出力する。フラグ情報はマ イクロシーケンサ321に入力され、マイクロジーケンサ は入力されたフラグ情報に従って、マイクロブログラム の実行シーケンスを制御する。また、第1ALU 23はスト リング命を効率はく処理でまために8セト半位でデ 10 ータの一致、不一致を検出し、結果を加レジスタ24へ出 力する機能を含かせ持っている。第1ALU 23の機能の詳 細は後述する。

【0 2 5 4 】第 2 AU レジスタム 25 と第 2 AU レジスタ B 26 とは「32 ピット+拡張ピット 1 ピット」の33 ピット 幅のレジスタであり、第 2 AU レジスタ丸 25 は5 いス」 0、52 パス11、53 パス12から、第 2 AU レジスタ丸 26 は5 ないズ11、53 パス13からの人力経路を有し、またいずれ 七第 2 AU 2 への出力経路を有し、入力データをサイ ズ、符号に応じて33 ピットデータに符号拡張または 0 拡 率する。

【0 2 5 6】参照特号28はバレルシフタであり、51パス
10及び52パス11から入力されたデータを連結して最大64
ピット権でのシフト値算を行なう。シフト権果はD1パス
14及び13パス15〜出力される。参照符号20、31は、デク
40 リメンタであり、それぞれDECR1、DECR2と称す。DECR1、
東D3パス15〜の出力が数と有しており、カウント値指
定レジスタ32、33に格納された値に従って一度に"
1"、2"、3"、4"、8"、32"、6
4"だけデクリメントすることが可能である。また、DECR1及びDECR2 に格納された値が指定された値未満になった場合にその旨をフラグ目号34、35で通知する機能を備えている。フラグ情報はマイクロシーケンサ321に入
力され、マイクロシーケンサ43人力されたフラグ情報に
50 従って、マイクロプログラムの実行シーケンスを制御す
50 従って、マイクロプログラムの実行シーケンスを制御す

る。

取り込む際に符号拡張/ゼロ拡張を行なう。

【0257】参照符号36、37は、メモリから読み込んだ データを一時的に格納するためのメモリデータレジスタ 0とメモリデータレジスタ1であり、以下、DDRO, DDR1 と称す。DDRO、DDR1はそれぞれが64ビット(8バイト) 分の容量を有している。参照符号38はメモリへ書き込む データを一時的に格納するためのレジスタであり、以下 DDW と称する。このDDW 3864ビット(8バイト)分の容 量を有している。参照符号39はストアバッファデータ部 であり、SBDATAと称す。メモリに対するストアデータ は、このSBDATA 39 を介してBDパス163 へ出力され、バ スインターフェイス部157 へ入力される。SBDATA 39 は 128 ビット (16パイト) 分の容量を有している。

【0258】参照符号290 はデータキャッシュであり、 4 KBの容量を有している。メモリ上のデータをフェッチ する際、OAパス172 上のメモリアドレスがキャッシュヒ ットすると、データキャッシュ290 はアクセスされたメ モリデータをDDバス164 へ出力し、DDRO 36 またはDDR1 37 がこのデータを格納する。データキャッシュ290の 出力, DDパス164 及びDDRO, DDR1は64ビット(8パイ ト) 幅であるため、1サイクルで8バイトのデータをフ ェッチすることが可能である。

【0259】バスインターフェイス部157 は、OAバス17 2 から入力されるメモリアドレスでメモリをアクセスす る。メモリとのデータアクセスは32ビット幅(4バイ ト)のバスDOO:31 615で行なわれ、アドレスはバスAOO: 31 616へ出力される。演算部からメモリに対して16パイ トプロック転送の要求を行なう場合、マイクロプログラ ムの指示により信号#BL 612 をアサートする。メモリは この要求に応じると信号#BURST 613をアサートしてパー 30 ストモードでの転送が可能であることをバスインターフ ェース部157 に通知する。

【0260】(6.2) 「第1ALII 及び第2ALII の機能」 前述したように、本発明のデータ処理装置は命令の実行 制御をマイクロプログラム制御方式で行なっている。図 76に第1AU 23を制御するために設けられたマイクロブ ログラムフィールドと、そこで指定が可能なマイクロオ ペレーションの内容とを示す。また、図77に第2ALII 27 を制御するために設けられたマイクロプログラムフィー ルドと、そこで指定が可能なマイクロオペレーションの 40 内容とを示す。

【0261】maaiフィールドとmabiフィールドとは、そ れぞれ第 1 ALU レジスタA 21と第 1 ALU レジスタB 22と の入力制御を指定する。maopフィールドは、第1ALU 23 で実行される演算を定義する。算術演算、論理演算に加 え、ストリング命令を効率良く処理するための一致/不 一致消算機能を有している。一致/不一致消算機能の詳 細は後述する。masuフィールドは、第1ALU 23の符号拡 張/ゼロ拡張を指定する。第1ALU 23は、第1ALU レジ スタA 21、または第1ALU レジスタB 22にオペランドを 50 ドレスの上位側 4 バイトを第1ALU 23に、下位側 4 バイ

【0262】maazフィールドは、第1ALU 23がS1バス10 から第1ALU レジスタA 21にオペランドを取り込む際に 符号/ゼロ拡張を行なうサイズを指定する。mabzフィー ルドは、第1ALU 23がS2パス11から第1ALU レジスタB 22にオペランドを取り込む際に符号/ゼロ拡張を行なう サイズを指定する。mafzフィールドは、第1ALU 23が演 算結果に応じた各種フラグを出力する際のベースとなる サイズを指定する。maotフィールドは、第1ALU 23で実 10 行された演算結果をD1パス14、D3パス15の何れに出力す るかを指定する。saaiフィールドとsabiフィールドと は、それぞれ第2ALU レジスタA 25と第2ALU レジスタ

【0263】saopフィールドは、第2ALU 27で実行され る演算を定義する。算術演算, 論理演算に加え、ストリ ング命令を効率良く処理するための一致/不一致演算機 能を有している。一致/不一致演算機能の詳細は後述す る。sasuフィールドは、第2ALU 27の符号拡張/ゼロ拡 張を指定する。第2ALU 27は、第2ALU レジスタA 25、 20 または第2ALU レジスタB 26にオペランドを取り込む際 に符号拡張/ゼロ拡張を行なう。

B 26との入力制御を指定する。

【0264】saazフィールドは、第2ALU 27がS1バス1 O. S2パス11、S3パス12から第2ALUレジスタA 25にオペ ランドを取り込む際に符号/ゼロ拡張を行なうサイズを 指定する。sabzフィールドは、第2ALU 27がS2バス11. S4パス13から第2ALU レジスタB26にオペランドを取り 込む際に符号/ゼロ拡張を行なうサイズを指定する。sa otフィールドは、第2ALII 27で実行された演算結果をD3 バス15へ出力するか否かを指定する。

【0265】(6.3) 「第1ALU、第2ALU における一致/ 不一致検出演算」

図78の模式図に第1ALU 23、第2ALU 27を使用した一致 /不一教給出演算の手順を示す。メモリトにストリング データ列が存在しているものとする。このデータ列の任 意の64ビット(8パイト)に着目した場合、各パイトに 格納されているデータを図78に示されているように、 A", "B", "C"・・・"H"で表現する。一致/ 不一致検出演算とは、このストリングデータ列の中に所 定のストリングが存在すること。あるいは存在しないこ とを調べるために用意された演算である。以下に演算の 内容を説明する。

【0266】いまたとえば、所定のストリングを仮に1 バイトサイズの"G"とする。一致検出演算を行なう か、あるいは不一致検出演算を行なうかの条件を「割り 出し条件」と称し、いま割り出し条件として「一致」を 指定するものとする。まず所定の1バイトストリング" G"をレジスタファイル20のR3に、図78に示されている ように、4パイトサイズに展開しておく。次に、メモリ から読み込んだ8パイトのストリングデータ列の内のア

トを第2ALU 27にそれぞれ入力する。第1ALU 23, 第2 ALU 27の演算は、図76に示されているmaonフィールドで eopf e を、図77に示されているsaopフィールドでeopf e をそれぞれ指定することにより順方向の一致演算が 行なわれる。即ち、与えれれたストリングデータ列の下 位側のパイトから順に着目し、R3の値と一致するストリ ングが検出された場合にそのパイト位置を示す出力デー タをWOレジスタ24及びSOレジスタ28へ出力する。

【0267】図78に示した例の場合、第1AUI 23に入力 されたストリング列" EFGH "の中に所定のストリン グ"G"が検出されるので、第1ALU 23は"G"が検出 された位置が8パイトデータの第6パイト目である事を 示す32ビット出力" h■00000006" をW0レジスタ24へ出 力する。同時に所定のストリングが輸出された事を示す フラグ情報を割り出し検出フラグ40として出力する。 【0268】一方、第2ALU 27に入力されたストリング

列"ABCD"の中には所定のストリング"G"が検出され ないので、その旨を示す32ビット出力"h■ffffffff" をSOレジスタ28へ出力する。同時に、所定のストリング が検出されなかった旨を示すフラグ情報を41として出力 20 する。

【0269】(7) 「SMOV命令処理の説明」

ストリング操作命令の一例として、本発明のデータ処理 装置100 が備えるSMOV命令を取り上げてその処理の手順 を説明する。まず、SMOV命令の処理の概要について説明 する。図79はSMOV命令の処理の手順を示す模式図であ

【0270】SMOV命令は、メモリのアドレスmから始ま るp個のストリングデータ列をメモリのアドレスnから 始まる領域へ順へ転送する処理を行なう。ストリング 1 30 個あたりのサイズは8ビット(1パイト),16ビット(2パイ ト),32ビット(4パイト) のいずれかを指定できる。但 し、転送を行なっていく際、そのストリングデータが割 り出し条件を満足するか否かのチェックが行なわれ、制 り出しが検出された場合はそのストリングを転送した時 点で命令処理が終了する。いずれのストリングでも割り 出しが検出されなければp個のデータを全て転送して命 合処理を終了する。

【0271】図80はSWOV命令のオペランドを示す模式図 である。SMOV命令のオペランドは、レジスタファイル20 40 中のROレジスタ、R1レジスタ、R2レジスタ、R3レジスタ に格納される。ROレジスタにはソース側ストリングの先 頭アドレスが、R1レジスタにはディスティネーション側 の先頭アドレスが、R2レジスタにはストリングの長さを 表すエレメント数が、R3レジスタには割り出し条件の比 較値がそれぞれセットされる。

【0272】図81(a), (b)及び(c) はSMOV命令事行時に D1パス14からR3レジスタに比較値をセットする際のR3レ ジスタの動作を説明する模式図である。図81(a) に示す 14のデータD1(24:31) がR3レジスタの R3(0:7), R3(8:1 R3(16:23), R3(24:31)にそれぞれセットされる。ま た、図81(b) に示すように、比較値のサイズが16ビット の場合、D1パス14のデータD0(16:31) がR3レジスタの R 3(0:15)、R3(16:31)にそれぞれセットされる。更に、図 81(c) に示すように、比較値のサイズが32ビットの場 合、DDパス14のデータDO(0:31)がR3レジスタのR3(0:31) にセットされる。

【0273】以下のSMOV命令の処理の例では、操作の対 10 象となるソースデータとディスティネーションデータと は全て32ビット(ワード)の整置境界上にあるデータに 限定する。操作の対象となるデータが32ビット(ワー ド) の整置境界をまたぐ場合はパスインターフェース部 157 のメモリに対するアクセス回数が増えるため、読み 出したデータと書き込むデータとに対してデータのシフ ト動作と連結動作を行なってデータを整置する必要があ るが、その処理方法については、本願出願人が先に出願 している特開昭64-88837号公報に詳しく開示されてい

【0274】(7.1) 「SMOV命令処理のアルゴリズム」 次に、本発明のデータ処理装置100 により、1個のエレ メントが8ビット(1パイト)で構成される224 ビット (28パイト) サイズのストリングデータをSMOV命令でア ドレスの増加方向に処理する動作を、図82及び図83のフ ローチャートを参照して説明する。本発明のデータ処理 装置では、ストリング列の長さが一定値以上である場 合、ストリングのエレメントサイズとは無関係に16パイ トづつ処理する。ソースデータのフェッチと割り出しの チェックとは8パイトづつ2回に分けて行なわれ、ディ スティネーションへのストアは16パイト単位のブロック ストア動作で行なわれる。

【0275】いまたとえば、操作の対象となるストリン グデータには割り出し条件を満足するようなエレメント が含まれていないものとする。また、ソースデータのア ドレスを"m"とし、ディスティネーションデータのア ドレスを"n"とし、ROレジスタとR1レジスタとにそれ ぞれセットされているものとする。なお、前述したよう にm nはそれぞれ32ビット(4パイト)の整置境界上 にあるとし、更にnについては、nの次の32ビット境界 が64ビット(8パイト)の整置境界上にあるようなアド レスであると仮定する。また、ストリングの長さを表す エレメント数"28"がR2レジスタに、割り出し条件の比 較値がR3レジスタにそれぞれセットされているものとす る。更に、割り出し条件として「一致」が指定されてい るものとする。

【0276】第1ステップでは、ROレジスタの内容がAA 1 レジスタ16にセットされ、更にR2レジスタの内容がデ クリメンタDECR1 30にセットされる。第2ステップで は、R1レジスタの内容がAA1 レジスタ17にセットされ、 ように、比較値のサイズが8ビットである場合、D1パス 50 R3レジスタに格納された割り出し比較値が図81に示され ているように32ビットサイズに展開されて再びR3レジス タに格納される。

[0277] 更に、ディスティネーションの次の8パイ 境界までに相当するサイズ分だけデータがメモリから フェッテされてDBRO 36 に格納される。ディスティネー ションの先頭アドレス nは4パイト整腹境界にあり、次 の4パイト境界が8パイト整腹境界にあたるので、メモ リから読み出されるデータサイズは4パイトとなる。4 パイトのデータが読み出されため。BCRI 30とAll 16 との値を更新っなかは一カケント値指生レジスタ32及び 18に"4"がセットされ、BCRI の値は"4"だけデク リメントされて"24"に、MI の値は"4"だけデク リメントされて"84"に、MI の値は"4"だけブク リメントされて"84"に、MI の値は"4"だけブク リメントされて"84"に、MI の値は"4"だけブク

【0278】第3ステップでは、第1AU 28、第2AU 27を使用して、前のステップでDBRQ36 に格納された値 の一致後出過算が行なわれる。但し、DBRO 36 に格納されているデータは4バイトであるので、第2AU 27にはデータの入力は行なわれない。一方、第1AU 23に入力された4バイトのデータの中には割り出し条件を満たすエレメントは含まれていないので、第1AU 27 はその旨 20 をBOレジスタ24及び割り出し検出フラグ40として出力する。

【0279】第4ステップでは、DDR0 36 の値がS1パス

10. 第 1 ALI 23及でDIバス14を終由してDIW 38へ転送され、後にディスティネーション側のメモリへ書き込むための準備が行なわれる。前のステップの割り出し検出フラグ40が「1"であるか、あるいはDECRI 30の値が8パイト未満であることを示すフラグ340値が「1"であれば、マイクロプログラムによりシーケンスが削削され、命令の終了処理を行なうマイクロプログラムの実行アド 30レスに分岐する。こで、DECRI 30の値は、20"であり、また前のステップで割り出した検出されなかったた

め、終了処理への分岐は発生しない。 【0280】第5ステップでは、ソースデータが8バイ ト分メモリからフェッチされてDDRO36 に格納される。 8 パイトのデータを読み出したことによりDECR1 30とAA 1 16との値を更新するため、カウント値指定レジスタ32 及び18に"8"がセットされ、DECR1 の値はは"8"だ けデクリメントされて"16"に、AA1 の値はは"8"だ けインクリメントされて" (m+4) +8"となる。 【0281】第6ステップでは、第4ステップでストア データレジスタ(割り出し検出フラグ40)に準備してお いたデータがAA2 のアドレスに従ってメモリに書き込ま れる。4パイトのデータが書き込まれたので、カウント 値指定レジスタ(19)には"4"が指定され、AA2 レジス タの値は4だけインクリメントされて"n+4"とな る。更に、第1 ALU 23, 第2 ALU 27を使用して、前のス テップでDDRO 36 に格納した値の一致検出演算が行なわ れる。DDRO 36 に格納されているデータは8パイトであ の、第2ALI 27がメモリアドレスの下位側4パイトの一 数検出をそれぞれ受け持つ。検出対象の8パイトのデー タの中には割り出し条件を演たすエレメントは含まれて いないの、で第1ALI 23、第2ALI 27はその旨をMDレジ スタ24、SDレジスタ28及び割り出し検出フラグ40、41と して出力する。

[0282]第7ステップでは、DBRO 36 に格解された
8パイトのデータが4パイトずつ51パス10-第1 ALU 27
- DIパス14、及び52パス11-第2 ALU 27-103パス15の経 路で109 38~8成ぎされ、後にディスティネーション側の
メモリへ書き込むための準備が行なわれる。前のステップで割り出しが検出されたか、あるいな10に同1 30の値が
8パイト未満であることを示サンラグ34の値が 1 で
あれば、マイクロプログラムによりシーケンスが制御さ
れ、命令の様子処理を行なうマイクロプログラムによりで
アドレスに分岐する。ここで、DECRI 30の値は"16"で
あり、前のステップで割り出しも検出されなかったの
で、終了処理への分岐は発生しない。

【0283】第8ステップでは、ソースデータが8パイト分メモリからフェッチされてDDR137 に格納される。 8パイトのデータが読み出されたことによりDECR1 30と 4세16との値を更新さるために、カウント値指定レジス タ32及び18に"8"がセットされ、デクリメンタの値は"8"だけデクリメントされて"8"に、All の値はは"8"だけデクリメントされて"(m+4+8)+8"となる。

【0284】第9ステップでは、第1AII 23、び第2AI 27を使用して、前のステップでDRI 37 に格納された 値の一致検別演算が行なわれる。DDRI 37 に格納されているデータは8パイトであるので、第1AII 23がメモリアドレスの上位側4パイトの、第2AII 27がメモリアドレスの上位側4パイトの一致被出をそれぞれ受け持つ、検出対象の8パイトのデータの中には別り用し条件を満たすエレメントは含まれていないので、第1AII 23、第2AII 27はその旨を加しジスタ24、50レジスタ28及び割り出し縁中フラグ40、41として円力する。

【0285】第10ステップにおいて、前のステップで割り出しが検出されたか、あるいはDECR1 30の値が8パイト未満であることを示すフラグ34の値が"1"であれば40マイクロプログラムによりシーケンスが制御されて命令の終了延歩行なうマイクロプログラムの実行アレスに分岐する。ここで、DECR1 30の値は"8"であり、前のステップで割り出しも検出されなかったので終了処理への分岐は発生しない。

タの値はは"8"だけインクリメントされて"(m+4 +8+8+8) "となる。第12ステップでは、第7ステ ップでDDW 38に準備しておいた8パイトのデータがメモ リにストアされる。この際、プロックストアを行なうこ とをメモリに通知する。更に、 AA2レジスタのカウント 値指定レジスタ19に"8"が指定され、 AA2レジスタの 値は8だけインクリメントされて"(n+4)+8"と なる。

【0287】更に、第1ALU 23、第2ALU 27を使用し て、前のステップでDDRO 36 に格納された値の一致検出 10 が行なわれる。DDRO 36 に格納されているデータは8バ イトであるので、第1ALU 23がメモリアドレスの上位側 4パイトの。第2ALII 27がメモリアドレスの下位側4パ イトの一致検出をそれぞれ受け持つ。検出対象の8パイ トのデータの中には割り出し条件を満たすエレメントは 含まれていないので、第1ALU 23. 第2ALU 27はその旨 の出力をMOレジスタ24、SOレジスタ28及び割り出し検出 フラグ40、41として出力する。

【0288】第13ステップでは、DDR1 37 に格納された 8 バイトのデータが 4 バイトずつS1パス10→第 1 ALU 23 20 →D1パス14. 及びS2パス11→第2ALU 27→D3パス15の経 路でDDW 38へ転送されてそのままメモリにストアされ る。前のステップでブロックストアが指定されているた め、この書き込みはブロックストアの引き続くデータと 見なされる。AA2 レジスタのカウント値指定レジスタ19 に"8"が指定され、 AA2レジスタの値は8だけインク リメントされて" (n+4+8) +8"となる。以上の 処理を行なった後、第7ステップへ分岐する。

【0289】(7.2) 「SMOV命令処理における外部パスサ イクルト

上述のようなアルゴリズムを用いたSMOV命令の処理で は、転送を行なうべきストリングの長さが十分に大き く. かつ割り出しの輸出が無い場合には. 図82及び図83 のフローチャートに従って、第7ステップ~第13ステッ プの処理を反復しつつストリングデータ列を転送してい くことになる。

【0290】図84乃至図87のタイミングチャートに、上 述の場合の本発明のデータ処理装置100 におけるパース トライト時の外部バスサイクルを示す。図84はメモリの ウエイト数が0-0である場合に、図85はウエイト数が 40 1-0である場合に、図86はウエイト数が2-0である 場合に、図87はウエイト数が3-0である場合にそれぞ れ対応している。またソースのストリングデータ列は本 発明のデータ処理装置100 が内蔵するデータキャッシュ に予め格納されているため、ソースデータのフェッチに 関するメモリ装置へのアクセスは発生しないものとす 3.

【0291】図84乃至図87において、 CLKは本発明のデ ータ処理装置100 を駆動するためのクロック信号を、DO 転送要求信号を、#BURSTはメモリから出力されるパース ト転送アクノレッジ信号を、#DC はメモリから出力され るデータコンプリート信号をそれぞれ示している。本発 明のデータ処理装置100 において、マイクロプログラム がブロックストアを指定できるのは、直前に指定したブ ロックストアの最後のデータの書き込みが完了してお り、信号#DC をメモリから受け取った次のクロックサイ クルにおいてである。従って、メモリのウエイト数が3 以上になった場合には、次のブロックストアをマイクロ プログラムが指示する第17ステップの処理へ進むまでに 図86及び図87に示されているような空きサイクルが自動 的に挿入される。以上のように、SMOV命令の実行に際し て、128ビット(16パイト)のビットマップデータ列の 転送が計8ステップのマイクロ命令による制御を反復す ることによって実現する本発明のデータ処理装置100 の データ処理効率は各ウエイト数に対して図88の一覧表に 示されているようになる。

7.4

【0292】(8) 「 BVMAP命令処理の説明」

ビットマップ操作命令の一例として、本発明のデータ処 理装置100 が備える BVMAP命令を取り上げ、処理の手順 を説明する。まず、 BVMAP命令の処理の概要について説 明する。図89は BVIAP命令の処理手順を示す模式図であ 3.

【0293】BVMAP命令は、メモリのアドレスiからk だけのオフセットを有するアドレスから始まるwビット 分のソースビットマップデータ列と、メモリのアドレス mからnだけのオフセットを持ったアドレスから始まる wビット分のディスティネーションビットマップデータ との間で、1ビット単位で所定の演算を行なった後にデ 30 ィスティネーション側のビットマップデータ領域へ順に 転送する処理を行なう。但し、wとして、O以下の値が 指定された場合には何等の処理を行なわずに命令を終了 する。

【0294】図90は BVMAP命令のオペランドを示す模式 図である。BVMAP命令のオペランドは、レジスタファイ ル20中のR0レジスタ、R1レジスタ、R2レジスタ、R3レジ スタ、R4レジスタ、R5レジスタに格納される。ROレジス タにはソース側ビットフィールドのアドレスが、R1レジ スタにはソース側ビットフィールドのビットオフセット が、R2レジスタには処理を行なうビットフィールドの長 さ (=ビット数) が、R3レジスタにはディスティネーシ ョン側ビットフィールドのアドレスが、R4レジスタには ディスティネーション側ビットフィールドのビットオフ セットが、R5レジスタには演算の種類を指定する情報が **それぞれヤットされる。**

【0295】(8.1) 「 BVMAP命令処理のアルゴリズム」 次に、本発明のデータ処理装置により、図91に示すよう な十分に長いビットマップデータ列を BVMAP命令でアド レスの増加方向に処理する動作を図92、図93及び図94の 0:31はメモリに書き込まれるデータを、#BL はブロック 50 フローチャートを参照して説明する。本発明のデータ処

理装置では、ビットマップデータ列の長さが一定値以上 である場合、16パイトづつ処理する。ソースデータのフ ェッチと処理終了のチェックとは8バイトづつ2回に分 けて行なわれ、ディスティネーションへのストアは16 パイトのブロックストア動作で行なわれる。

【0296】いまたとえば、ソースデータのアドレス を" j"、オフセットを" k"、ディスティネーション データのアドレスを"m"、オフセットを"1"とし、 ROレジスタ、R1レジスタ、R2レジスタ、R3レジスタに それぞれセットされているものとする。なお、"m+ 1"で与えられるディスティネーション側のビットフィ ールドの先頭アドレスは64ビット(8パイト)の整置境 界上にあるとする。更に、処理を行なうビットフィール ドの長さ"width "がR2レジスタに、演算指定として" and "を指定するビットパターン情報がR5レジスタにそ れぞれセットされているものとする。

【0297】第1ステップでは、R2レジスタに格納され た"width"の値がゼロ以下の値であるか否かがチェッ クされる。更に、R1レジスタに格納されたソースアドレ ス" j"とオフセット" k"との正規化が行なわれる。 ここで、アドレスの正規化というのは、ビットフィール ドの最下位ビット位置をそのビットを含む含む64ビット (8パイト) アライメントのとれたアドレスと、このア ドレスに対するオフセット値とで表す操作のことであ る。具体的には、アドレスの正規化は、「アドレス値+ オフセット値/64の商」なる値の下位3ビットをゼロに 変換することによって行なわれる。また、オフセットの 正規化は、「オフセット/64」の剰余を求めることによ って行なわれる。求められた正規化アドレスはAA2 17に セットされ、正規化オフセットを D OFFSETとする。 【0298】第2ステップでは、R2に格納された"widt h"の値がDECR2 31にセットされる。DECR2 の値は処理 の准携に従ってデクリメントされ、DECR2 の値がディス ティネーション側ビットマップデータの未処理のビット 数を表すようにする。更に、R3レジスタに格納されたソ ースアドレス"m"とオフセット"1"との正規化が行 なわれる。求められた正規化アドレスがAA1 16にセット され、正規化オフセットを S OFFSETとする。前のステ ップにおけるチェックで"width "≦0と判定された場 合にはこの主主命令の処理が終了する。

【0299】第3ステップでは、R2に格納された"widt h"の値がDECR1 30にセットされる。DECR1 の値は処理 の准縛に従ってデクリメントされ、DECR1 の値がソース 側ビットマップデータの未処理のビット数を表すように する。更に、 S OFFSETと D OFFSETとの差が算出さ れ、そのを結果を△とする。第4ステップでは、AA1 16 のアドレスに従ってソースデータの先頭部分を含むよう に64ビット(8パイト分。図91のn-4, n-3の部 分) だけフェッチされてDDRO 36 に格納する。このデー タをsrc(n-4)とする。更に、AAI 16とDECR1 30とがフェ 50 2)とする。更に、ソースデータが8パイトだけメモリか

ッチしたソースデータの分だけ更新される。即ち、AA1 16は"8"だけインクリメントされ、DECR1 30は64だけ デクリメントされる。

【0300】第5ステップでは、src(n-4)がバレルシフ タ29を使用して△だけ左シフトされる。この結果をsrc ■(n-4) とする。更に、ソースデータが8パイトだけメ モリからフェッチされてDDRO 36 に格納される。このデ ータをsrc(n-2)とする。更に、AA1 16とDECR1 30との値 が64ビット(8パイト)分だけ更新される。第6ステッ プでは、src(n-2)がパレルシフタ29を使用して(64-△) だけ右シフトされる。この結果をsrc■■(n-2)とする。 【0301】第7ステップでは、src■(n-4) とsrc■■ (n-2)との論理和が求められる。このデータをsrc(n-4 | n-2)とする。第8ステップでは、src(n-2)がパレルシ フタ29を使用して△だけ左シフトされる。この結果をsr c■(n-2) とする。更に、ソースデータが8パイトだけ メモリからフェッチされてDDRO 36 に格納される。この データをsrc(n)とする。更に、AA1 16とDECR1 30との値 が64ビット(8パイト)分だけ更新される。

【0302】第9ステップでは、src(n)がパレルシフタ 29を使用して(64-△) だけ右シフトされる。この結果を src■■(n)とする。更に、ディスティネーションデータ の先頭部分が8パイトだけメモリからフェッチされ(図 91のn-4, n-3の部分)、DDRO 36 に格納される。このデ ータをdest(n-4) とする。第10ステップではsrc(n-4 | n-2)とdest(n-4) との間でR5レジスタに指定された演算 が行なわれ、その結果がDDW 38に格納されてそのままデ ィスティネーション側に8パイトストアする。更に、AA 2 16とDECR2 31との値が64ビット (8 バイト) 分だけ更 30 新される。即ち、AA2 16が"8"だけインクリメントさ れ、DECR2 31の値が"64"だけデクリメントされる。

【0303】第11ステップでは、src■(n-2) とsrc■■ (n)との論理和が求められ。このデータをsrc(n-2 | n) とする。第12ステップではsrc(n)がパレルシフタ29を使 用して△だけ左シフトされる。この結果をsrc ■(n) と する。更に、ソースデータが8パイトだけメモリからフ ェッチされてDDR 36に格納される。このデータをsrc(n+ 2)とする。更に、AA1 16とDECR1 30との値が64ビット (8パイト)分だけ更新される。

【0304】第13ステップでは、src(n+2)がパレルシフ タ29を使用して(64-△) だけ右シフトされる。この結果 をsrc■■(n+2)とする。更に、ディスティネーションデ ータが8パイトだけメモリからフェッチされてDDRO 36 に格納される。このデータをdest(n-2) とする。第14ス テップでは、src(n-2 | n-1)とdest(n-2) との間でR5レ ジスタに指定された演算が行なわれ、その結果がDDW 38 に格納される。

【0305】第15ステップでは、src■(n) とsrc■■(n +2)との論理和が求められる。このデータをsrc(n | n+

78

らフェッチされてDBNO 36 に書き込まれる。このデータ をsrc(n+4)とする。更に、AM 10とDECR 30との値が6 ピット (8 ト/4 ト) 分だけ更耐される。第10ステップで は、src(m・2)がパレルシフタ20を使用して乙だけたシフ トされる。この結果をsrc (n・2)とする。更に、ディ スティネーションデータが8 トイトだけメモリからフェ ッチされてDBN 37 に書き込まれる。このデータをdest (n) トする。

【0306】第17ステップでは、src(n+4)がいしルシフタ29を使用いて(6+△) だけ右シフトされる。この結果 10をsrc ■1(n+4)とする。更に、第14ステップでDDF 38に 格納しておいたデータがストアパッファに8パイトストプされ、間略にメモリへの16パイトプロック能送が指定される。第18ステップでは、src(n | n+2)とdest(n) との間で8レジスタに指定された演算が行なわれ、その結果がDDF 38に格勢されてその実まストアパッファに8パイトストアされる。直前のステップで16パイトブロック転送を指定しているので、本ステップのストアも引き続きプロック書き込みと見なされる。

【0 3 0 7】第19ステップでは、src■(n+2) とsrc■ 20 (n+4) との論理和が求められる。このデータをsrc(n+2 | n+4) とする。更に、n-n+4 とした上で、第12ステップに分岐する。

【0308】(8.2) 「 BVMAP命令処理における外部パス サイクル」

上述のようなアルゴリズムを用いた BVMAP命令の処理では、処理を行なうべきピットマップフィールドの長さが 十分に大きい場合には、関密2、図3及び同MOクローチャートに従って、第12ステップ・第19ステップの処理を 反復しつつピットマップデータ列を処理していくことに 30 なる。図950万至図98のタイミングチャートに、上述の場 合の本定明のデータ処理装置100 における外部パスサイ クルを示す。

[0309] 図96はメモリのウエイト数が0-0である 場合に、関96はウエイト数が0-1である場合に、図97 はウエイト数が0-2である場合に、図98はウエイト数 が0-3である場合にそれぞれ対応している。また処理 の対象となるビットマップデータ列は本発明のデータ処 型装置(00 が内蔵するデータキャッシュ290 に予め格納 されているため、データフェッチに関するメモリ装置へ 40 のアケオンは半年しないものサオる。

【0310】本発明のデータ処理装置100において、マイクロプログラムがプロックストアを指示できるのは、直前に指定したプロックストアの最後のデータの書き込みが完了しており、信号和Cをメモリから受け取った次のクロックサイクルにおいてである。従って、メモリのウエイトをが3以上になった場合には、次のプロックストアをマイクロプログラムが指示する第17ステップの処理へ進むまでに図98のような空きサイクルが自動的に挿入される。

【0311】以上のように、 BVMAP命令の実行に際し

て、128ピット(16パイト)のビットマップデータ列の 転送を計8ステップのマイクロ命令による制御を反復す ることによって実現する本発明のデータ処理装置100の データ処理効率は各ウエイト数に対して図99の一覧表に 示されているようになる。

【0312】(9) 「本発明の他の実施例」

(9.1) 「データキャッシュを内蔵しないデータ処理装置 への適用」

以上に説明した本発明の実施的では、データ処理装置が データキャッシュを内蔵している事を前提とした。しか し装置のコストを考慮した場合、データキャッシュを内 蔵しない処理装置も想定される。また、データキャッシ まや内蔵した年利明のデータ処理装置においても、その 動作を無効に設定できる機能を備えており、データキャ ッシュを振効にした場合はそれが内蔵されていないデータ処理装置に目む新作を求ることになる。

【0313】そのような場合でも、外部のメモリからデ ータをフェッチする場合に、メモリリード時のパースト 転送機能を使用して予め連続した16パイト分のデータを フェッチし、DDRO 36 及びDDR1 37 の二つのメモリデー タレジスタに一時的に保持しておく事により、図82万至 図83及び図92乃至図94にそれぞれ示した処理アルゴリズ ムを変更すること無しにそのまま命令処理を行なうこと が可能である。即ち、図82乃至図83及び図92乃至図94に それぞれ示した繰り返し処理を行なう部分では、8パイ トサイズのメモリデータフェッチを2回行なっている が、1回目のフェッチ時にパースト転送を要求するよう にする。パスインターフェース部157 はこの要求を受け てフェッチすべき8パイトのデータと次の8パイトのデ ータとを連続してバースト転送を使って取り込んでお く。この場合、2回目のフェッチは既に取り込んだデー タの後半を使えばよいため、外部メモリへのパスアクヤ スは発生しない。

【0314】従って、外部メモリのウエイト数が大きい 場合でも、4パイト単位あるいは8パイト単位でデータ フェッチー演算処理ーデータストアを行なう場合よりも 高性能及処理を行たう事が出来る。

【0315】(9.2) 「整置されていないデータ列に対する処理」

以上に説明した本発明の実施例では、その処理方法を端 的に説明するために、ストリングデータ列あるいはゼッ トマップデータ列が4バイト境界、8バイト境界等に整 置されていることを前提とした。但し、ストリング操作 命令、ビットマップ操作命令のいずれにおいても処理す ベきデータ列を整置境界に置くような制約は設けていな いため、当然アライメントがとれていないデータを処理 する必要が生じる。

【0316】アライメントがとれていないデータを処理 50 する場合でも、最初の16パイト整置境界までのデータだ (41)

けを予め別途処理する事により、図82乃至図83及び図92 乃至図94にそれぞれ示されているような繰り返し処理を 行なう部分のアルゴリズムを変更すること無しに処理を 実行する事が可能である。また、その場合の処理性維は 図90及び図99に示したものと等しい。整置されていない データを処理する場合の処理の詳細は本願出願人が先に 出願している特開昭64-88837号公報に詳しく開示されて いる。

[0317]

【び明り効果】以上に詳述したように本発明のデータ処 10 理装置によれば、バイト列またはビット列を外部のメモ リのソース削減からデスティネーション領域へ転送する ストリン今転送命令またはビットマップ製作信令を命令 デコーダがデコーダした場合に、実行制御部の制御によ り、命令実行部がバイト列またはビット列をたとえば64 ビット単位のデータ群に分解してそれぞれのデータ群を ビット単位のデータ群に分解してそれぞれのデータ群を データレジスタとアドレスレジスタとを用いてバスイン ターフェイス部へ入出力し、バスインターフェイス部が バースト転送によりデスティネーション領域をアクセス して二つのデータ群からなる 128ビットのデータを一括 20 してに当なら、連続したより領域に格的されているバイト列またはビット列を高速で入出力することが可能になる。このため、ストリング転送命令またはビット マップ製作の全高効率で変そ行出来る。

【0318】また本発明のデータ処理装置によれば、たとえば32ビットのパターンデータ複数を外部のメモリのデスティネーション領域は、電き込むパターンが場合令を命令デコーダがデコーダした場合に、実行制御部の制御により、命令実行部がデータレジスタとアドレスレジスタとを用いて二つのパターンデータを並列にパスインタ 30一フェイス部・出力し、パスインターフェイス部がハースト転送により外部のメモリのデスティネーション領域に一度に 4個のパターンデータを書き込むことが出来る。このため、パターンデータを外部メモリの連続した領域に高速に書き込むことが出来るので、パターンデ填

命令を高の率で実行出来る。
[0319]更に、本存明のデータ処理装置によれば、レジスタ群に保持されている内部状態を示すデータを前記外幕メモリの任意のメモリ領域に運能して格納するブッシュ命やをデコードした場合に実行制御部の制御により、命令我行部がレジスタ程からデータをたとえば64ビット単位でデータレジスタとを用いてパスインターフェイス部が外ースト転送によりデスティネーション領域をアクセスして転送し、またこのようにして外部メモリの連続する領域に格納されたデータをリンスタへ転送して保持させるボッ介命を命令プロータがデコーダレが場合に、実行制御部の制御により、パスインターフェイス部が外部メモリのソース領域からデータをパスート転送によりに表しました。

スレジスタとを用いてパスインターフェイス部に入力 し、パスインターフェイス部がレジスタ群をアクセスし て転送するため、ブッシュ命令、ポップ命令を高速で実 行することが可能になる。

【図面の簡単な説明】

- 【図1】本発明のデータ処理装置を使用したシステム構成を示すプロック図である。
- 【図2】本発明のデータ処理装置のメモリシステムの構成を示すプロック図である。
- 【図3】本発明のデータ処理装置のメモリシステムのア ドレスの割付けを示す模式図である。
 - 【図4】本発明のデータ処理装置における命令フォーマットを示す模式図である。
 - 【図5】本発明のデータ処理装置における命令フォーマットを示す模式図である。
 - 【図6】本発明のデータ処理装置における命令フォーマットを示す模式図である。
- 【図7】本発明のデータ処理装置における命令フォーマットを示す模式図である。
- 10 【図8】本発明のデータ処理装置のSMOV、SCMP、SSCH、 SSTRの各命令のビットパターンと各種オプションを示す 模式図である。
 - 【図9】本発明のデータ処理装置のSMOV, SCMP, SSCH, SSTRの各命令のビットパターンと各種オプションを示す模式図である。
 - 【図10】本発明のデータ処理装置のSMOV, SCMP, SSC H, SSTRの各命令のビットパターンと各種オプションを 示す模式図である。
 - 【図11】本発明のデータ処理装置のSMOV, SCMP, SSC H, SSTRの各命令のビットパターンと各種オプションを 示す模式図である。
 - 【図12】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプション を示す模式図である。
 - 【図13】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプション を示す模式図である。
 - 【図14】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプション を示す模式図である。
 - 【図15】本発明のデータ処理装置のBVSCH, BVMAP, BV CPY, BVPATの各命令のビットパターンと各種オプション
 - を示す模式図である。 【図16】本発明のデータ処理装置の構成例を示すプロ

ック図である。

- 【図17】本発明のデータ処理装置のバスインターフェ ース窓の構成例を示すブロック図である。
- 【図18】本発明のデータ処理装置の命令フェッチ部の 構成例を示すプロック図である。
- 【図19】本発明のデータ処理装置における命令フォー

マットを示す模式図である。

【図20】本発明のデータ処理装置の命令デコード部の 構成例を示すプロック図である。

【図21】本発明のデータ処理装置のPC生成部の構成例 を示すブロック図である。

【図22】本発明のデータ処理装置のアドレス生成部の 構成例を示すプロック図である。

【図23】本発明のデータ処理装置のオペランドアクセ ス部の構成例を示すプロック図である。

【図24】本発明のデータ処理装置の ROM部の構成例を 10 示すブロック図である。

【図25】本発明のデータ処理装置の整数演算部の構成 例を示すプロック図である。

【図26】本発明のデータ処理装置の整数演算部の周辺 の構成例を示すブロック図である。

【図27】本発明のデータ処理装置の命令パイプライン の概念を示す模式図である。

【図28】 本発明のデータ処理装置においてスーパース ケーラ処理を行なう場合のタイミングチャートである。 【図29】本発明のデータ処理装置において並列デコー 20 ドが可能な命令コードの組合せ条件を示す模式図であ

【図30】本発明のデータ処理装置の ROM部と整数演算 部との並列実行機構に関する部分を示すブロック図であ

【図31】本発明のデータ処理装置のVLIW技法を用いた マイクロ命令により制御される整数演算部の構成例を示 すブロック図である。

【図32】本発明のデータ処理装置のレジスタリストを 有する命令の例である LDM命令のビットパターンを示す 30 模式図である。

【図33】本発明のデータ処理装置によりたとえば「LD M @SP+,(R4-R11) 」命令を実行する際に、SP=H■(A+4) でAがダブルワード境界のアドレスである場合に転送 対象となるオペランドを示す模式図である。

【図34】本発明のデータ処理装置のレジスタリストか ら2つ連続した"1"の位置をエンコードするための構 成を示すブロック図である。

【図35】本発明のデータ処理装置において2オペラン ドを同時に並列転送可能な条件を示す表である。

【図36】本発明のデータ処理装置コンテキストスイッ チの際に使用されるレジスタ群であるコンテキストプロ ックを示すプロック図である。

【図37】本発明のデータ処理装置のSMOV命令を処理す るマイクロプログラムの第n回目の16パイト処理のルー プの前半の8バイト処理の状態を示す模式図である。

【図38】本発明のデータ処理装置による各ストリング 命令の処理速度のピーク値の一覧表である。

【図39】本発明のデータ処理装置による任意長ビット フィールド命令の処理速度のビーク値の一覧表を示す。

【図40】本発明のデータ処理装置において先行ジャン プ処理を行なう命令と、先行ジャンプを行なうために使 用するハードウェアとの対応を示す一覧表である。

【図41】本発明のデータ処理装置のジャンプ命令の処 理を行なうステージの関係を示すプロック図である。

【図42】本発明のデータ処理装置において無条件分岐 命令(BRA) に対してEステージでジャンプを行ななう場 合のパイプライン中の命令の流れを示すタイミングチャ ートである。

【図43】本発明のデータ処理装置において無条件分岐 命令(BRA) に対してDステージでジャンプを行ななう場 合のパイプライン中の命令の流れを示すタイミングチャ ートである。

【図44】本発明のデータ処理装置の各ジャンプ命令に 対する先行ジャンプ処理の有無と最小処理時間とを示す 一覧表である。

【図45】本発明のデータ処理装置においてPC相対アド レスへのジャンプに対してアドレスが計算される4種類 のpcdispフィールドと、絶対アドレスへのJMP, JSR命令 に対して切り出しと符号拡張処理とが行なわれる2種類 の absフィールドとを示す模式図である。

【図46】本発明のデータ処理装置の Bcc命令の実行履 歴を記憶するための構成例を示すブロック図である。

【図47】本発明のデータ処理装置のPCスタックの構成 例を示すプロック図である。

【図48】本発明のデータ処理装置において RTS命令で 先行リターンを行なった際のパイプライン中の命令の流 れを示すタイミングチャートである。

【図49】本発明のデータ処理装置において RTS命令で 先行リターンを行なった際のパイプライン中の命令の流 れを示すタイミングチャートである。

【図50】本発明のデータ処理装置の命令プリフェッチ キューの機成例を示すプロック図である。

【図51】本発明のデータ処理装置において BNE命令に 対して間違った分岐予測に従って先行分岐を行なった場 合のパイプライン中の命令の流れを示すタイミングチャ ートである。

【図52】本発明のデータ処理装置において BNE命令に 対して間違った分岐予測に従って先行分岐を行なった場 40 合のパイプライン中の命令の流れを示すタイミングチャ ートである。

【図53】本発明のデータ処理装置のオペランドアドレ ス生成機構の構成例を示すブロック図である。

【図54】本発明のデータ処理装置のスコアボードレジ スタの構成例を示すプロック図である。

【図55】本発明のデータ処理装置において RAWデータ ハザードによるパイプラインインターロックによりAス テージ402 で命令がストールする場合パイプライン処理 の流れを示すタイミングチャートである。

【図56】本発明のデータ処理装置においてコンパイラ

がパイプラインストールを回避するために命令の順序を 変更した場合のパイプライン処理の流れを示すタイミン グチャートである。

【図57】本発明のデータ処理装置100 においてスタッ クプッシュとスタックポップとに伴う RAWデータハザー ドを回避するために各パイプラインステージに備えられ ている作業用スタックポインタを示す模式図である。

【図58】本発明のデータ処理装置の先行命令のオペラ ンドと後続命令のアドレッシングモードとの組み合わせ と、各組み合わせに対するパイプラインストールの有無 10 の関係を示す一覧表である。

【図59】本発明のデータ処理装置のプリフェッチした オペランドを格納する2エントリのオペランドプリフェ ッチキュー291 の構成例を示すプロック図である。

【図60】本発明のデータ処理装置においてキャッシュ ヒットの場合にストアアドレス、ストアデータ、PC値、 ストア情報が格納されるストアパッファの構成例を示す プロック図である。

【図61】本発明のデータ処理装置においてメモリオペ ランド間の RAWデータハザードを避けるためパイプライ 20 ン中で後続命令がストールする場合のパイプライン処理 の流れをそれぞれ示すタイミングチャートである。

【図62】本発明のデータ処理装置においてコンパイラ が命令の順序を入れ換えてこのストールを回避した場合 のパイプライン処理の流れを示すタイミングチャートで ある。

【図63】本発明のデータ処理装置野メモリオペランド 間の RAWデータハザードによるストール時間を示す一覧 表である。

【図64】本発明のデータ処理装置において、無条件ジ 30 ャンプ命令に引き続く命令(非ジャンプ側命令)の処理 を行なわないことにより、非合理なアドレスへのリード オペレーションを同避する命令列を示す模式図である。

【図65】本発明のデータ処理装置において、条件ジャ ンプを行なう命令(Bcc, ACB, SCB, TRAP) ではジャン プ、非ジャンプが確定するするまでその後全ての命令の オペランドプリフェッチを外部のメモリからは行なわな いことにより、非合理なアドレスへのリードオペレーシ ョンを回避する命令列を示す模式図である。

【図66】本発明のデータ処理装置において、条件ジャ 40 ンプ行なう命令(Bcc, ACB, SCB, TRAP) ではジャンプ, 非ジャンプが確定するまでその後のジャンプ命令では絶 対アドレス、PC相対以外のジャンプ先アドレス計算処理 を行なわないことにより、非合理なアドレスへのリード オペレーションを回避する命令列を示す模式図である。 【図67】本発明のデータ処理装置入出力信号を示す模 式図である。

【図68】 本発明のデータ処理装置の基本的なバスオペ レーションの内の、単一転送によるゼロウエイト及び1 ウエイトのリードオペレーションのタイミングを示すタ 50 行手順を示すフローチャートである。

イミングチャートである。

【図69】本発明のデータ処理装置の基本的なバスオペ レーションの内の、単一転送によるゼロウエイト及び1 ウエイトのライトオペレーションのタイミングを示すタ イミングチャートである。

【図70】本発明のデータ処理装置の基本的なパスオペ レーションの内の、パーストモードによるゼロウエイト のリードオペレーションのタイミングを示すタイミング チャートである。

【図71】本発明のデータ処理装置の基本的なパスオペ レーションの内の、第1サイクルが3ウエイト、第2~ 4サイクルが全て1ウエイトである場合のリードオペレ ーションのタイミングを示すタイミングチャートであ

【図72】本発明のデータ処理装置の基本的なバスオペ レーションの内の、パーストモードによるゼロウエイト のライトオペレーションのタイミングを示すタイミング チャートである。

【図73】本発明のデータ処理装置の基本的なバスオペ レーションの内の、パーストモードによる第1サイクル が3ウエイト、第 $2\sim4$ サイクルが全て1ウエイトであ る場合のライトオペレーションのタイミングを示すタイ ミングチャートである。

【図74】本発明のデータ処理装置のストリング操作命 令及びビットマップ操作命令の実行に必要な要部の構成 を示すプロック図である。

【図75】本発明のデータ処理装置のストリング操作命 令及びビットマップ操作命令の実行に必要な要部の構成 を示すプロック図である。

【図76】本発明のデータ処理装置の第1ALU を制御す るために設けられたマイクロプログラムフィールドと、 そこで指定が可能なマイクロオペレーションの内容とを 示す一瞥表である。

【図77】本発明のデータ処理装置の第2ALU を制御す るために設けられたマイクロプログラムフィールドと、 そこで指定が可能なマイクロオペレーションの内容とを 示す一覧表である。

【図78】本発明の第1ALU、第2ALU を使用した一致/ 不一致輸出演算の手順を示す模式図である。

【図79】本発明のデータ処理装置によるSMOV命令の処 理の手順を示す模式図である。

【図80】本発明のデータ処理装置のSMOV命令のオペラ ンドを示す模式図である。

【図81】本発明のデータ処理装置によるSMOV命令実行 時にD1バスからR3レジスタに比較値をセットする際のR3 レジスタの動作を説明する模式図である。

【図82】本発明のデータ処理装置によるSWOV命令の宝 行手順を示すフローチャートである。

【図83】本発明のデータ処理装置によるSMOV命令の実

【図84】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が0-0である場合のパ ーストライト時の外部パスサイクルを示すタイミングチャートである。

【図85】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が1-0である場合のパ ーストライト時の外部パスサイクルを示すタイミングチャートである。

【図86】本発明のデータ処理装置によるSWW命令の実行に際してメモリのウエイト数が2-0である場合のバ 10 -ストライト時の外部パスサイクルを示すタイミングチャートである。

【図87】本発明のデータ処理装置によるSMOV命令の実 行に際してメモリのウエイト数が3-0である場合のバ ーストライト時の外部バスサイクルを示すタイミングチャートである。

【図88】本発明のデータ処理装置によるSMOV命令の実 行時のデータ処理効率の各ウエイト数に対する一覧表で ある。

【図89】本発明のデータ処理装置による BVMAP命令の 20 実行手順を示す模式図である。

【図90】本発明のデータ処理装置の BVMAP命令のオペ ランドを示す模式図である。

【図91】本発明のデータ処理装置の BVMAP命令による 処理対象となる十分に長いビットマップデータ列の例を 示す模式図である。

【図92】本発明のデータ処理装置による BWMAP命令の 実行手順を示すフローチャートである。

【図93】本発明のデータ処理装置による BVMAP命令の 実行手順を示すフローチャートである。

【図94】本発明のデータ処理装置による BVMAP命令の 実行手順を示すフローチャートである。 *【図95】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-0である場合の 外部パスサイクルを示すタイミングチャートである。

【図96】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-1である場合の 外部パスサイクルを示すタイミングチャートである。

【図97】本発明のデータ処理装置による BVMAP命令の 実行に際してメモリのウエイト数が0-2である場合の

実行に際してメモリのウエイト数が0-2である場合の 外部パスサイクルを示すタイミングチャートである。 【図98】本発明のデータ処理装置による BWMAP命令の


実行に際してメモリのウエイト数が0-3である場合の 外部パスサイクルを示すタイミングチャートである。 【図93】本発明のデータ処理装置による BVMAP命令の

実行時のデータ処理効率の各ウエイト数に対する一覧表である。 【図100】本発明のデータ処理装置のストリング操作

命令で指定可能な条件(eeee)とそのビットパターンとを 示す一覧表である。 【符号の説明】

- 23 第1ALU(MALU)
 - 27 第2ALU(SALU)
- 100 データ処理装置
- 101 アドレスパス 102 データバス
- 102 データバス 103 主記憶装置
- 150 命令フェッチ部
- 151 命令デコード部 153 アドレス生成部
- 154 PC生成部
- 0 156 オペランドアクセス部
 - 157 バスインターフェイス部

[図8]



SMOV/sece/b. sx

00ecee sx 1110010b

sz :エレメントのサイズ、割出し条件(R3)のサイズ b : 処理方向 b=0 アドレス増加の方向に処理する(/P) b=1 アドレス報少の方向に処理する(/B)


eeee:割出し条件

[図9]

SCMP/eeee. 83

000000	8X	11100000	
I a a a a a l			

BX :エレメントのサイズ、製出し条件(RS)のサイズ cece:割出し条件





[図6]	
BYTE: 0 1	2N+2-1
RR E a	E a の対接数 - L _ L _ J _ L _ L _ J _ L _ L _ J _ L _ L
[図7]	
BYTE: 0 1	2 N+2-1
RR EaR	E a R の塩蛋部
BYTE: N+2 N+2+1	E a M の総会語 N+2+2
【図 1 2】	[図13]
d : サーチするビット値 d : サーチするビット値 d : サーチするビット値 d : ・・セナーナ(/1) d : ・・セナーナ(/1) d : ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	BYMAP/S 0011503 0 11110111 b - 無域方向
(2×1) 0~4×1)	strend.dest-1の流動新報を2つのビットに、 strend.dest-1の流動新報を2つのビットに、 strend.dest-1の流動新報を2つのビットに、 strend.dest-1の流動報果を2つのビットに、 それぞれ入れている。
・アドレッシングモード位提部のフォーマット 多段両接モード アドレッシング修繕部 × n 回	

(2パイト) (0~4パイト)

【図14】

【図15】


BVCPY/b

0011601	11110111	
b : 処理方向		
b=0 €	「ット番号増加方向(/F)
	ット番号減少方向(
80 : srcのピッ	トフィールドのbase	(src_base)
R1.s: src@ E v	トフィールドのoffs	et(src_offset)
符号付きと	して扱われ、角の値	直も許される。
82. s : width		
	itfieldの長さ(ビッ	
width(R2)	も符号付きとして製	見われるが、
width≤ 0	の場合は、何もせず	に命令を終了する。
R3 : destのビュ	トフィールドのbas	e(dest_base)
R4. s : dest @ E 7	トフィールドのoff	set(dest_offset)
符号付きと	して扱われ、負の値	直も許される。


BYPAT, 8

090001	+ 0	11	10	11	1	
1 1 1 1 1						


- RO.s: pattern R1 :使用しない R2.s:width









【図34】







【図39】


命令	性能(グロッ)	4116)	衛 考
BASCH	3 2	bit	
BMMP	3 2 6 4/3 1 6	bit bit bit	R5=P, T R5=NS, S, ND, D R5=NNN, AN, NJ, X, NON, A, NX, DN, ND, O
BACSA	8 4/3	bit	
BVPAT	3 2 6 4/3	bit bit	R5=R, T, MS, S, R5=NAN, AN, NA, NB, X, NDN, A, NX, D, ON, ND, O









[図23]






【図25】



【図26】




【図32】

命令のピットパターン


	LDM s	ГC	s. s[Gen-IRC/	rx], reglist, s[#] 6/11
(e)	1001101	8	stcs	reglist

レジスタリスト(reglist)とレジスタ番号の対応 MSRー


	мор											. 00
(b) [BIT位置] [レジスタ]	0 ROR	1 2 1 R2	3 4 R3 R4	5 6 R5 R6	7 R7	8 R8	9 10 R9 R10	11 R11	12 R12	13 R13	14 R14	15 ₹15



[図28]



【図33】




【図29】


先行命令の種類(命令全体または最終処理部)	0 15	16 31	32 47
(1) 16BITの命令基本部のみ	CP_CODE	OP_CODE	
(2) 16BITの命令基本部+16BITの拡張部	OP_CODE	ехр	OP_CODE
(3) 16日ITの命令基本部が2つ連結	OP_CODE	OP_CODE	OP_CODE
(4) 16BITの拡張部	OP_CODE	OP_CODE	
(5) 32BI⊤の拡張部	e	хр .	OP_CODE
OP_CODE	先行命令の基本	糖	

 OP_CODE
 : 先行命令の基本部

 oxp
 : 先行命令のアドレッシング拡張部

 OP_CODE
 : 接続命令の基本部






__15

[図36]




[図47]

D3パス



[図37]




[図40]

ステージ	処理するジャンプ命令	ジャンプ合命のための、一ドウェア
『ステージ	なし	2系がか命令キュー
Dステージ	BPA Boc, ISP, ACE, SCE. RTS, EXITD, JMP, JSR(2)一部(1977/7)	2つの分岐先アドレス加算器 分岐行側ケーブル、PCスタック
Aステージ	Dステージジャンプび外 のMP. JSR	アドレス加算器 (オペランドアドレス加算器を兼用)
Fステージ	なし	なし
Eステージ	分岐予初レクトイプ-Boc, ACB, SCB, RTS, EXITD	ALJなどの密念が直接機構
Sステージ	なし	なし


【図42】

命令実行ステージでBRA命令のジャンプ処理を行う場合



【図43】

命令デコードステージでBRA命令の先行ジャンプ処理を行う場合



【図57】



【図44】

命令	先行ジャンプ	処理時間	コメント
BRA	Dステージ	2	
Bcc :Case1	Dステージ	2	履歴による予測が分岐を示すとき
DCC (Case)	ערעע	4	予測が誤った時は処理時間470%
Bcc ;Case2	行わない	1	履歴による予測が非分岐を示すとき
BCC ;Casez	114744	1	予測か誤った時は処理時間4クロック
ACB QR d.B	Dステージ	2	ジャンプしない時は処理時間7分分
ACB CE d. B	Dステージ	4	ジャンプしない特は処理時間8万分
ACB その他	Dステージ	3	ジャンプしない時は処理時間8万分
SCB QR d.B	Dステージ	2	ジャンプしない 時は処理時間 7月7月
SOB GE d. B	Dステージ	4	ジャンプしない時は処理時間8万分
SCB その他	Dステージ	3	ジャンプしない 時は処理時間800分
JMP eaddr1	Dステージ	2	@abs, @(PC, disp:32)のみ
JMP eaddr2	Aステージ	3	多段七一 消定は更ご処理時間必要
JSR eaddr1	Dステージ	2	@abs, @(PC, disp:32) 00-3-
JSR eaddr2	Aステージ	3	多段七一 消定は更ご処理時間必要
BSR	Dステージ	2	
RTS	Dステージ	2	ブリッケンか誤った場合6クロック必要
ENTER:G	ジャンプなし	6+2m	m: 退避するレジスタ数
ENTER:E	ジャンプなし	5+2m	m: 退避するレジスタ数
EXITD:G	Dステージ	9+m	m:復帰するレジスタ数、PCスケックヒット時
EXITD:E	Dステージ	7+m	m:復帰するレジスタ数、PCスケックヒット時
NOP	ジャンプなし	1	
FBcc	行なわない	8	浮動が数点フラグによる条件分岐
FNOP	行なわない	1	
COP_JCC	行なわない	7	コプロセッサ条件ジャンプ
OF A R OF	ACR SCR 命令で	0 P 7+-	マットかつncdisnがるど、トのもの


(注)QR d. B: ACB, SCB 命令でQ, R フォーマットかつpcdispが8 ビットのもの QB d. B: ACB, SCB 命令でQ, B フォーマットかつpcdispが8 ビットのもの その他: ACB, SCB 命令でQR d. B), (GE d. B) じりんのもの

eaddr1: 絶対アドレスまたはオフセットが空ビットのPC相対アドレス、eaddr2: 絶対、オフセットが空ビットのPC相対ル外のアドレス

【図45】

BRA:D,BCC:D,BSR	: D			
OP_CODE PODISP	7			
8	15			
BRA:D,BCC:G,BSR:G,	JMP @(PC, PC	DISP:32) MPC.PCDI	.JSR SP:32),ACB&SCBO-	-#
OP-CODE	0000000	PCDISP	: 8	
OP_CODE	PCDISP	:16		
OP.CODE	PCDISP	:32		
	16	24	31	47
JMP QABS, JSR QAB	S			
OP.CODE	ABS:16			
OP.CODE	ABS:32			
	16		31	47

[図46] [図63]




質論合のオペランドストフ先	なっている合金を	ストール時間
レンスタ	don't care	6 cluck cycle
メモリ(をくくトクロッカ)	レジスタ	0 clark cycle
N.E. OR ALL L. DON'T (1)	보는데	1* clock cycle
メモリ(むくくトクロスあれ)	レンスタ	0 clock cycle
7 - 70 - 11 7 - 5000	メモリ	2° clock cycle

*:ストアバッファかか川のとおよストール制制が空分に扱る


【図48】

先行リターンアドレスが正しい場合




[図49]


先行リターンアドレスが間違っている場合



[図59]




【図50】



【図51】

非分岐の条件分岐命令に対して先行分岐した場合



いってタルハかヘハ・ハーマルビハかと」から、と得る


【図52】

16

読出リソース

RAWデータハザ


チェック国路




+ YES/NO

【図551

ハイプラインインターロックによるストールがある場合 CLOCK TIME 処理命令 MOV R3,R1 - : PIPELINE STALL SHL #2,R3 ADD R3.R2 D A A FTEIST INTERLOCK ADD #1.0(-4,R2) D AFE ADD R5.R0 MOV @SP+,R4 - A F E IF - D ADD R1.RD IF - D IFI -MOV @SP+.R5 - D -- A F E ADD R6.R1 [図56]






【図58】

先行命令destがランド	後続命令のアドレッシングモード	ストール
Rm m=0~14	@(Rn), @(exp, Rn) n=m	あり
	@(Rn), @(exp, Rn) n≠m	なし
	Rn, Gabs, #imm, GSP+, G-SP	なし
	@(exp, PC), @(PC:h, exp, Rn)	なし
	@(Rb:B, exp, Rx) b=m	あり
	$\Theta(Rb:B, exp, Rx)$ $x=m$	あり
	@(Rb:B, exp, Rx) b≠m かつ X≠m	なし
	60 (Rb:B, exp, Rx) b=m	あり
	66 (Rb:B, exp, Rx) x = m	あり
	@@(Rb:B, exp, Rx) b≠m かつ X≠m	なし
	@(R15), @(exp, R15)	あり
	@(Rn), @(exp, Rn) n≠15	なし
	GSP+(POPのsrc, RTSを含む)	あり
R15	@-SP(PUSHのdest, BSR, JSRを含む)	あり
	Rn, Gabs, #imm	なし
	@(exp, PC), @(PC:h, exp, Rn)	なし
	@(R15:B, exp, Rx)	あり
	@ (Rb:B, exp, R15)	あり
	@(Rb:B, exp, Rx) b≠15かつ X≠15	なし
	66 (R15:B, exp, Rx)	あり
	60 (Rb:B, exp, R15)	あり
	66(Rb:B, exp, Rx) b≠15かつ X≠15	なし


[図61]

ハイプラインインターロックによるストールがある場合




[図62]


命令の順序を入れ換えてパイプラインインターロックを排除した場合





[図71]




[図73]








【図74】



[図75]



[図88]

外部メモリのウエイト数	SMOV命合のデータ処理効率
0 - 0	18. 3ピット/クロック
1 - 0	18. 3ピット/クロック
2 - 0	16 ピット/クロック
3 - 0	14. 2ピット/クロック


[図76]


74-新名	オル・ション	機 能
maai	81 0	slパスの値を入力する ゼロクリア
mabi	82 0	s2パスの値を入力する ゼロクリア
maop	+	A + B
maop	+1	A + B + 1 A - B
	-1	A - B - 1
	8	B - A
	\$1	B - A - 1
	and	A and B
	Bend	#A and B
	and#	A and #8 A or B
	ior ior	
	or#	#A or B A or #B
		取方向の一数検出演算を行なう
	eapt_n	順方向の不一数検出演算を行なう
	eopb e	近方向の一致校出版算を行なう
	eopb n	近方向の不一致給出油資本行なう
masu		符号拡張する
	u u	長の報酬える
maaz	1 2	1,47
	2	2,47
	4	4.4
	cz	ロエレジスタの値をサイズとして使用する
mabz	1	1/9/
	2	2/11
	4	1041
mafz	1	1/5/1
	2	2/4
	4	4/4/h
maot	d1	dlパスに出力する
	d3	めくスに出力する
	d1 d3	前パスと個パスに出力する
	x	出力しない


[図77]

74-新名	オルション	爱 館
saai	s1 s2 s3 0	slバスから入力する sかくなから入力する s3パスから入力する ぜロクリアする
sabi	82 84 0	②「スから入力する まか「スから入力する ゼロクリアする
saop	+ +1 -1 \$ \$1 and fand and or copf_c copf_n copb_e copb_n	本 + 8 + 1 A - 8 + 1 B - A - 8 - 1 B - A - 1 B - A - 1 B - A - 1 A - 1 A - 1 A - 1 B - A - 1 A - 1 A - 1 B - A - 1 A - 1 B - A - 1 A - 1 B - A - 1 B - 1 B - A - 1 B -
sasu	S	符号収扱する ゼロ拡張する
6822	1 2 4 ez	1パイト 2パイト 4パイト・ 08レジスタの種をサイズとして使用する
sabz	1 2 4	1741 2741 4741
safz	1 2 4	474 h 274 h 474 h


[図78]










【図82】




[図83]










[図90]



CLK

2797

18 19 12 13 14 15 18 17 18 19 12 13 14

#BL

D00:31


DOC


#BURST**


**TIME TO THE TO

[図100]


割出し条件=終了条件 (=検束条件) (=美興略行条件の逆)	オブションのニーモニック	0000
< 23< 24< 25< 26< 26	LTU: less than (unsigned) EUI greater or equal (unsigned) 90: equal MS: not equal LT: less than (signed) CS: greater or equal (signed) N: never(またはアプションよし)	0000 0001 0010 0011 0100 0161 0110








【図97】



[図96]



[图98]

